多模态可重构物理不可克隆函数电路及其方法

1.本发明属于硬件安全的技术领域，特别涉及了一种多模态可重构物理不可克隆函数电路及其方法。


背景技术：

2.在物联网（internet of things，iot）和边缘计算中，终端设备对隐私和安全保护有着极强的需求。在对相关数据进行处理之前，需要完成系统的身份认证，以确保系统的安全性。例如在自动驾驶汽车领域，任何对设备的恶意攻击都可能导致致命的错误，甚至威胁到用户的生命安全。2020年，研究人员已经证明了特斯拉自动驾驶汽车的安全漏洞。基于软件密码算法的传统安全认证方案可以抵御大部分攻击，但是需要大量的硬件资源来实现，不适合低成本、电池供电的物联网设备。同时，侧信道攻击（side channel attack，sca）攻击，克隆攻击等物理攻击方式，已经显示出其对硬件系统强大的破坏能力。
3.物联网节点、边缘计算端等需要一种高可靠性的安全认证方法，以防止克隆攻击和伪造。物理不可克隆函数被认为是一种有前景的硬件安全原语，它利用电子器件的生产工艺误差而产生唯一的、不可复制的电子指纹。两个相同的电子产品，由于生产工艺误差的存在，针对相同的输入，他们将会产生两个不同的输出（响应）。puf的低功耗、不可克隆、不需要固定存储的特性为设备提供了可靠的芯片数字指纹，从而可以为设备提供安全可靠的安全认证。对puf输入一个激励信号，其会根据芯片内部差异，产生独特且不可预测的响应值，puf可以通过这样的激励响应对（challenge and response pairs，crps）完成设备的安全认证。简单的基于puf的身份认证协议包括配置、注册和部署三个阶段。所有可配置单元需要在注册前准备和配置puf单元的初始状态。例如，rram需要初始化内部结构，并初编程为高阻态或者低阻态。在注册阶段中，puf产生一定数量的激励响应对并存储在安全数据库中；同时，对其指标进行评价，验证puf的性能。为了完成设备的认证，认证系统给待认证设备发送激励信号，puf设备根据收到的激励，生成相应的响应值，并将响应反馈给认证系统，系统将设备的激励响应对与数据库中存储的进行比较：如果激励响应对相同，则设备认证通过；如果不同，则认证失败。
4.现有的基于互补金属氧化物半导体（complementary metal
‑
oxide
‑
semiconductor，cmos）技术的puf设计（如仲裁puf和环振荡器puf）虽然取得了较好的唯一性和稳定性，但面积效率低、功耗高。由于拥有极高的电路密度和可配置的潜力，基于新型非易失性存储器puf电路结构得到了广泛的关注。其中，基于rram的puf设计具备低功耗、小面积、高密度等优势，且能够兼容非冯
·
诺依曼的存内计算架构，可以很好的支撑下一代物联网及边缘计算等资源受限节点的安全认证。
5.然而，由于实际的rram器件存在着非理想性特性，导致puf设计的稳定性较差。已有的设计实现较为复杂，可重构性及资源利用率有待进一步提高。此外，现有的基于rram的puf电路结构更多的关注安全性，但对于资源消耗和成本考虑较少，因此需要设计密度更高，可重构性更强的puf电路，并且还需提高rram puf的稳定性以满足实际应用的需求。此
外，由于边缘计算节点对安全性的极大需求，以及存内计算在边缘计算中的迅速发展，如何将puf与存内计算的crossbar架构相互协同也有着重大意义。


技术实现要素：

6.针对上述问题，本专利新提出了一多模态可重构物理不可克隆函数电路及其方法。
7.为实现上述技术目的，本发明采取的技术方案为：多模态可重构物理不可克隆函数电路，包括puf基本单元，puf基本单元包括顶部数据选择器、多个1t1r单元、底部数据选择器以及读取电路，各1t1r单元以并联方式分别与同一个顶部数据选择器和底部数据选择器连接，读取电路与底部数据选择器连接，顶部数据选择器和底部数据选择器均能输入激励信号和可选择的两种编程电压v
program1
和v
program2
，读取电路包括接地电阻r
g1
和r
g2
，分别与底部数据选择器连接，用于适配不同的编程电压，通过选择不同的v
program1
和v
program2
以及接地电阻r
g1
和r
g2
，能使puf基本单元在基于rram弱写机制模态和rram并联竞争机制模态之间切换。
8.为优化上述结构形式，采取的具体措施还包括：上述的1t1r单元由一晶体管和一rram串联而成。
9.上述的1t1r单元上设置有用于配置晶体管的激励信号输入端。
10.上述的晶体管为nmos。
11.上述的多个puf单元连接构成一个puf阵列，多个puf阵列连接构成一个puf列，多个puf列连接构成一个puf块，多个puf块构成完整的puf芯片。
12.上述的puf芯片连接有外围电路，外围电路包括时序控制电路、列解码器和编程驱动器、寻址选择以及读取选择。
13.多模态可重构物理不可克隆函数电路的使用方法：通过顶部数据选择器、底部数据选择器以及读取电路选择v
program1
和r
g1
，则puf基本单元配置为基于rram弱写机制模态，由于rram的高阻态和低阻态之间的转换通常是突变的，当施加的供电电压达到正向阈值时，rram的电导值将显著增加，由于其活性层通道在制造工艺中引入的随机误差，各rram的正向阈值各不相同，所以当施加适当的正向电压时，会有50%的rram切换到低阻态，因此rram的这种弱写机制可以作为puf的熵源，通过激励信号打开任意数量的1t1r单元，然后施加v
program1
，则可以同时完成多个rram的弱写操作。
14.通过顶部数据选择器、底部数据选择器以及读取电路选择v
program2
和r
g2
，则puf基本单元配置为rram并联竞争机制模态，由于rram期间之间电阻状态转变的不一致性，利用两个并联的1t1r单元产生1 bit的响应值，当两个并联rram都处在高阻态时，通过v
program2
施加超过正向阈值的电压，两个rram中有且只会有一个rram会切换到低阻态，并且在重复的操作中，仍旧只有这个rram会完成阻值状态的转变，从而可以作为puf的熵源，产生1 bit稳定的响应值。
15.本发明提出了一种基于rram的多模态可重构puf电路及其方法具有以下优点：1、通过可调节的编程电压，puf电路可以配置为不同的工作模式，在基于rram弱写机制模态和rram并联竞争机制模态之间切换，利用rram固有的电阻状态切换的随机性，驱使rram转变为不可预知的高阻态（hrs）或低阻态（lrs）来产生唯一的响应值。通过不同的配
置策略，其可以选择任意的基本单元实现1bit的弱puf。
16.2、本发明的电路可以灵活地映射到rram 交叉阵列（crossbar）中，与基于rram的存内计算架构相兼容，在crossbar中使能相应的行和列，即可选择相应的rram，通过施加v
program1
或v
program2
可以实现多模态物理不可克隆函数的两种工作模式，适应物联网对于计算和安全的需求。
附图说明
17.图1是多模态可重构物理不可克隆函数电路设计的示意图；图2是rram弱写机制的示意图；图3是使能两个1t1r单元的基于rram弱写机制的puf实现的示意图；图4是使能n
‑
1个1t1r单元的基于rram弱写机制的puf实现的示意图；图5是基于rram并联竞争机制的puf基本单元图；图6是基于rram并联竞争机制的puf读写电压图。
18.图7是基于单独rram弱写机制的多模态puf在rram crossbar架构中的实现的示意图；图8是基于两个rram竞争机制的多模态puf在rram crossbar架构中的实现的示意图。
19.图9是并联竞争模式下收集到的100个128位响应的光谱分布图；图10是并联竞争模式下响应的均匀性分布图。
20.图11是并联竞争模式下的唯一性和稳定性分布图。
21.图中的附图标记为：顶部数据选择器1、1t1r单元2、底部数据选择器3、读取电路4。
具体实施方式
22.以下结合附图对本发明的实施例作进一步详细描述。
23.本实施例的基于新型阻变存储器（resistive random access memory，rram）的多模态可重构物理不可克隆函数电路，如图1所示。图中给出了具有1k
×
1k rram阵列的可配置多模态可重构物理不可克隆函数电路设计（physical unclonable function， puf）的总体架构，该puf设计具有时序控制器、读写模块和行列解码器。1t1r结构可以使所提出的设计与基于rram阵列的主流存储应用相兼容，并且1t1r（1 transistor 1 rram）结构可以最小化设计开销。该puf基本单元如图1右下角所示，由1k 1t1r并联阵列组成，具有顶部和底部数据选择器，可调的编程电压以及可选择的串联接地电阻。此1t1r单元作为puf的基本单元，可以防止漏电流等对于puf产生响应的影响。在产生激励响应对之前，puf需要写操作来设置rram的初始状态。因为高阻态的阻值分布更广泛，具有更大的工艺偏差，所以rram最初被重置为hrs。将输入的激励作为地址选择相应的1t1r单元，并使能nmos导通相应的rram，应用不同的编程电压（v
program1
和v
program2
）可以将puf配置为两种不同的工作模式，包括弱写模式和并联竞争模式。puf的基本单元的寻址电路的位宽为10 bit（在1mb的rram阵列中，包含了1k，即2
10
个puf基本单元），所以寻址的最小激励位长是20 bit。20 bit的寻址和2 bit的工作模式和读写的配置，一共输入22 bit的激励。一个puf基本单元在一次读取中产生1 bit响应，因此，该1mb的rram puf同时可以产生1kb的响应值。而且，经过一个写入阶段后，
可以通过输入不同的读取地址进行多次读取。
24.该rram puf可以通过数据选择器选择不同的供电电压和串联电阻，配置为两种不同的工作模式。当选择v
program1
和r
g1
时，即配置为弱写模式，其工作原理如图2所示。rram具有高阻态和低阻态两种状态，当施加超过正向阈值的正向电压时，rram被转变为低阻态，称为set操作；当施加超过反向阈值的反向电压时，rram被转变为高阻态，称为reset操作。当把rram初始化为高阻态时，对其施加一个正好为正向阈值的set脉冲时，所有的rram中会有50%的rram转变为低阻态，而其余的50%仍旧保持高阻态。对于特定的rram，其是否会完成阻值状态的转变是稳定且不可预测的，因此，可以作为puf的熵源。基于rram弱写机制的puf配置如图3和图4所示，为了同时配置多个rram，可以同时打开1个、2个1t1r单元如图3所示或多个1t1r单元如图4所示，以此获得足够多的激励响应对。配置完成后，通过地址选择特定的rram，响应可以通过rram和电阻之间的节点电压读出。当rram为低阻态，根据电阻的分压原理，该节点则为高电位；当rram为高阻态，该节点则为低电位。在1mb的rram puf中，由于rram容量为1mb，所以基于弱写模式的puf的激励响应对的最大数量为1mb。
25.当选择v
program2
和r
g2
时，rram puf配置为并联竞争模式，其基本单元如图5所示，两个rram并联连接，共同节点ce连接接地电阻r
g2
。该模式产生响应的操作为reset
‑
set。在reset操作中，首先把两个rram都配置为高阻态，然后在v
program2
施加一个set电压，此时由于rram内部阻值状态转变的差异，有且只会有一个rram转变为低阻态。因为当其中一个rram变为低阻态时，ce节点的电压会突变为高电位，以此阻止另一个rram的阻值切换。图6给出了竞争模式下的v
program2
电压时序控制，一个
‑
2v的reset和1.5v的set电压先后施加给两个并联的rram。在读取过程中，需要浮空其中一个rram，读取ce节点的电位以产生1 bit的响应值，读取方式同弱写模式。为了产生1 bit的响应，需要同时选择两个1t1r单元以实现并列竞争puf，因此，包含1k 个rram的puf基本单元中，可以产生的激励响应对的最大数量为=523,776。因此，在1mb的多模态可重构puf中，该模式可以获得5.23
×
10
8 bit的响应值。
26.在rram crossbar架构上，很容易实现点积运算。迄今为止，rram crossbar（从设备级到系统级）在存内计算应用中取得了相当大的进展。为了提高边缘计算设备的安全性，在rram crossbar结构上实现的多模态可重构puf如图7和图8所示。通过使能crossbar中的任意一行和一列，可以选择一个rram来实现弱写puf，如图7所示；类似地，并列竞争puf是通过使能两行一列或一行两列，选择两个并列的rram来实现。该种实现方式没有基本单元的限制，它可以利用任意一个或两个rram在读写周期中产生1 bit响应。与经典的基于固定2t2r的puf设计相比，该实现可以提高2
×
的面积效率。
27.在并联竞争情况下，我们收集了100个128
‑
bit的响应值，其光谱图如图9所示，白色表示该位响应为“0”，蓝色表示响应为“1”。从图中可以看出，该puf的响应值在空间分布下没有明显的相关性。并且，从图10的puf均匀性分布可以看出，其汉明距离（hd）的均值μ=49.99%，方差σ=1.8604%，因此puf响应的均匀性为49.99%，非常接近理想值50%。图11给出了竞争模式下响应的唯一性和稳定性分布，从图中可以看出其唯一性（片间hd）为0.50026（理想值为0.5），稳定性（片内hd）为0.00038（理想值为0），并且之间相差1316
×
，显示出优越的稳定性。
28.以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。