平衡化可变刷新率显示器上的交替帧时间的制作方法

1.本公开总体上涉及计算机系统领域，并且更具体地涉及平衡化可变刷新率显示器上的交替帧时间。


背景技术：

2.支持可变刷新率(vrr)的显示器可以随时间推移而累积电荷，导致对于用户的屏幕闪烁。显示技术在一个帧上正向地充电并在接续的帧上负向地充电，以确保随时间推移净电荷为零。然而，当在vrr中以不同的帧时间持续地递送交替帧时，电荷可能从净零位置漂移，导致屏幕上可见的闪烁。
附图说明
3.图1图示根据某些实施例的示例计算系统100的框图。
4.图2a-图2b图示出示出可变刷新率(vrr)场景中的电荷累积的示例图表。
5.图3图示出根据本公开的实施例的其中不由显示驱动器对平衡进行监视的示例可变刷新率(vrr)场景。
6.图4图示出根据本公开的实施例的其中由显示驱动器对平衡进行监视的示例vrr场景。
7.图5a-图5b图示出根据本公开的实施例的其中由显示驱动器对平衡进行监视的其他示例vrr场景。
8.图6图示出根据本公开的实施例的其中对下一帧时间进行预测的示例vrr场景。
9.图7a-图7b图示出根据本公开的实施例的其中显示驱动器发起不平衡的帧的示例vrr场景。
10.图8图示出根据本公开的实施例的其中显示驱动器推迟新的帧的示例高帧率vrr场景。
11.图9a-图9d图示出根据本公开的实施例的用于实现示例平衡跟踪和校正算法的伪代码。
12.图10是根据本公开的实施例的用于基于预测帧时间和当前平衡来确定帧模式的示例过程的流程图。
13.图11a-图11b是根据本公开的实施例的用于跟踪整体电荷平衡并对帧进行处理的示例过程的流程图。
14.图12a-图12b是根据本公开的实施例的用于跟踪整体电荷平衡并对帧进行处理的附加示例过程的流程图。
15.图13是根据实施例的处理器的示例图示。
16.图14图示出根据实施例的以点对点(ptp)配置布置的计算系统。
17.各附图中相似的附图标记和命名指示相似的要素。
具体实施方式
18.在以下描述中阐述了众多特定细节(诸如特定的配置、结构、架构细节等的示例)以便提供对本公开的透彻理解。然而，对本领域普通技术人员显而易见的是，可以不需要采用这些具体细节来实施本公开的实施例。在一些实例中，可利用公知的组件或方法，并且此类细节并未详细描述，以免不必要地使本公开的实施例模糊。
19.图1图示根据某些实施例的示例计算系统100的框图。示例计算系统100包括经由链路106耦合至视频源设备104(在本文中也被称为“显示源”或“源”)的显示器102。在所示的示例中，显示器102耦合至视频源设备104，以显示从视频源设备104接收的视频信号的表示。显示器102包括定标器芯片108、显示驱动器110、面板114以及存储器116。一些实施例可包括具有任何合适的组件组合(包括那些示出的组件或其他组件中的任何组件)的显示器。定标器芯片108包括待机控制器118、端口输入选择器120、图像处理器122、定时控制器(tcon)接口124、背光控制器126、中央处理单元(cpu)128、以及存储器控制器130。
20.待机控制器118可操作用于管理与进入到显示器102的待机或从显示器102的待机退出相关联的操作。例如，待机控制器118可协调本文中所描述的快速扫描过程、上下文保存和恢复过程、或者进入到显示器102的待机和从显示器102的待机退出。在各实施例中，待机控制器118可与显示器102的其他组件进行协调，以实现本文中所描述的功能。在一些实施例中，待机控制器118的全部或部分可被集成在定标器芯片108的另一组件内，该另一组件诸如端口输入选择器120或cpu 128；或者显示器102的其他组件。由此，在一些实施例中，待机控制器118可以是分立的逻辑组件，或者可包括来自定标器芯片108的各种组件(或显示器102的其他组件)的逻辑的集合。
21.端口输入选择器120可操作以从显示器102的多个端口之中选择端口，并且将通过该端口接收的视频信号传递至显示器102的处理流水线。端口输入选择器120可包括端口接口，该端口接口包括或耦合至显示器的多个端口。显示器102可包括任何数量的、任何类型的端口。例如，显示器102可包括displayport
tm
(显示端口
tm
)端口、高清多媒体接口(hdmi
tm
)端口、通用串行总线(usb)端口、数字视觉接口(dvi)端口、视频图形阵列(vga)端口或其他合适的端口。显示器102可包括任何合适的端口组合，包括具有类型的多个端口或者不同类型的多个端口。端口输入选择器120可包括耦合至端口接口的选择逻辑，以选择特定的端口并将通过该特定端口接收的信号继续传递至附加逻辑(例如，待机控制器118、图像处理器122等)。在一些实施例中，端口输入选择器120还可包括转换逻辑，该转换逻辑用于从显示器102的端口中的任何端口接收信号，并将该信号转换为共同格式(例如，数字像素格式)以供进一步处理。
22.图像处理器122可从端口输入选择器120接收视频信号，并对该视频信号执行进一步的处理。在一些实施例中，图像处理器122可执行一种或多种算法来改善视频信号的图像质量。例如，图像处理器122可执行分辨率升级、对比度调整、色彩调整、或其他合适的图像处理。在一些实施例中，图像处理器122可在视频信号上叠加一个或多个图像(例如，显示器102的用户菜单)。
23.tcon接口124可从图像处理器122接收经处理的信号，并将该信号转换为与显示驱动器110的tcon兼容的格式(例如，串行高速接口格式，诸如嵌入式displayport
tm
(edp)或)。
24.背光控制器126可包括背光驱动器，并且可生成可由背光驱动器用于产生电流以点亮面板114的信号。
25.cpu 128可提供显示器102的各种功能。例如，cpu 128可管理显示器102的屏幕上显示和用户配置调整。cpu 128可与显示器102的其他组件通信(例如，以调出菜单或响应于用户选择而改变显示器的亮度)。
26.存储器控制器130可控制数据在定标器芯片108的一个或多个组件与存储器116之间的传输。存储器116可包括任何合适的易失性或非易失性存储器，以支持显示器102的操作。例如，存储器116可用于存储由组件(例如，cpu 128、待机控制器118、图像处理器122或其他组件)执行的指令、帧数据(例如，像素的值)、屏幕上显示数据、或其他合适的数据。在一些实施例中，存储器116可包括位于显示器102的任何一个或多个组件上的多个不同的存储器模块(例如，这些存储器模块中的每一个可专用于特定类型的数据)。例如，在各实施例中，定标器芯片108可包括一个或多个存储器模块，以支持定标器芯片108的操作。
27.显示驱动器110可包括用于接收视频信号并用于将电信号驱动至面板114的显示元件以使得面板114显示视频的电路系统。在特定的实施例中，显示驱动器可包括tcon。在特定实施例中，显示驱动器110包括用于驱动显示元件的一个或多个行驱动器和列驱动器。显示驱动器110可包括一个或多个数模转换器(dac)以产生适当的电流来驱动显示元件。
28.在各实施例中，面板114可生成光并允许在多个像素中对光的发射。面板114可包括多个像素位于其上的显示衬底。像素限定可以在其内显示视频信号的显示区域，该视频信号包括静止图像、视频、或由该视频信号定义的其他内容。面板114可利用任何合适的显示技术，诸如例如，薄膜晶体管液晶显示器(tft lcd)、微发光二极管(微led)、有机led(oled)、量子点led(qled)、或者其他合适的显示技术。
29.显示器102的组件可以以任何合适的方式布置。在一个实施例中，第一印刷电路板可包括定标器芯片108，并且第二印刷电路板可包括显示驱动器110(在一些实施例中，单独的印刷电路板可容纳tcon)。在一些实施例中，存储器116或其部分可被包括在第一印刷电路板上(或被集成在定标器芯片108上)。
30.视频源设备104可以是用于将视频信号传输至显示器102的任何合适的计算设备。例如，视频源设备104可以是台式计算系统、膝上型计算系统、服务器计算系统、存储系统、手持式设备、平板、或其他合适的计算设备。
31.在所描绘的实施例中，视频源设备104包括处理器132、操作系统136(其可由处理器132执行)、存储器140、i/o控制器142、以及图形处理单元(gpu)144。处理器132被描绘为包括两个处理核134a和134b，但处理器132可包括任何合适数量的核。
32.操作系统136可执行显示驱动器138，该显示驱动器138控制从视频源设备104通过链路106到显示器102的连接以及视频信号通过该连接的传输(以及支持性通信)。显示驱动器138可被实现为具有用于控制gpu144的指令的软件，例如，被实现为计算机程序。基于来自显示驱动器138的信息或命令，gpu 144可生成视频信号，这些视频信号被传输至显示器102。在所描绘的实施例中，gpu 144是分立的组件，但是在其他实施例中，gpu 144可与处理器132集成。
33.存储器140可包括任何合适的易失性或非易失性存储器，以支持显示器102的操作。存储器140可用于存储由组件(例如，处理器132或gpu 144)执行的指令(例如，显示驱动
器138)或其他合适的数据。在一些实施例中，存储器140可包括位于显示器视频源设备104的任何一个或多个组件上的多个不同的存储器模块(例如，这些存储器模块中的每一个可专用于特定类型的数据)。在一些实施例中，存储器140可包括系统存储器。
34.链路106可包括可操作用于在显示器102与视频源设备104之间传输模拟或数字数据的任何合适的传输介质。在一些实施例中，链路106可包括在每一端上具有连接器的线缆。例如，链路106可包括displayport
tm
线缆、hdmi
tm
线缆、usb线缆、dvi线缆、vga线缆、或其他合适的线缆。
35.在本公开的实施例中，显示器102能够以可变刷新率(vrr)对视频进行显示。显示器的刷新率可指每单位时间(例如，秒)显示器向用户显示新图像的帧的数量。尽管一些显示器具有静态刷新率，但支持vrr的显示器可在图像被视频源设备提供时显示这些图像，从而提供变化的刷新率。
36.为了避免显示器的电气组件中的电荷累积，可使用具有交替极性的电压来呈现图像序列。也就是说，显示器的组件可在一个帧上正向地充电并在接续的帧上负向地充电，以确保随时间推移净电荷为零。然而，当以不同的帧时间持续地递送交替帧时，电荷可能从净零位置漂移，导致屏幕上可见的闪烁。由于这一点，支持vrr的显示器当在vrr模式下显示图像时可能累积电荷，导致对于用户的屏幕闪烁。
37.图2a-图2b图示出示出可变刷新率(vrr)场景中的电荷累积的示例图表。具体而言，图表的(相对于虚垂直线的)左侧图示出静态240hz刷新率场景中发生的电荷累积，而图表的右侧图示出在vrr场景中发生的电荷累积，该vrr场景包括经由正电压显示图像达18ms，并且经由负电压显示后续图像达6ms。如所示，由于交替的正电压和负电压的时序的失配，在vrr场景中电荷随时间推移而累积，而在静态刷新率场景中电荷保持相对中性。在vrr场景中，在一些时间之后，电荷累积导致对于设备的用户可见的闪烁。
38.对该问题的先前的解决方案包括迫使所有奇数帧具有与偶数帧相同的帧时间，以确保维持平衡。然而，由于对中的第二帧的帧时间在决策点时是未知的，因此使第二帧到达屏幕的附加延迟将是常见的，这通常是非常大的延迟(可能是整个帧)。另一先前的解决方案是以固定的速率操作一段时间，并且在平均传入速率改变时改变该固定速率。然而，此种方式遭受固定刷新率显示器的扫描残迹问题中的许多问题。另一先前的解决方案限制帧改变的速率。然而，尽管这可能减少问题，但并未修复该问题，并且在一些情况下仍然可能发生闪烁。
39.本公开的实施例可包括可以由计算机系统的一个或多个组件(例如，由显示驱动器，诸如显示驱动器138)实现的、用于使可变刷新率显示器中由电荷累积导致的闪烁最小化的一种或多种机制。例如，实施例可充分地控制闪烁量，以使得闪烁对于终端用户而言是不可见的。在某些实施例中，这可通过跟踪显示被发送至显示器的正帧/奇数帧和负帧/偶数帧所花费的总时间并预测下一传入帧时间来完成。当帧时序准许时，额外的帧可被插入在适当的时间，以减小帧时间的差量。当帧时序不准许时，较低帧计数的帧时间可被扩展，以使得两个总数趋同。这可在运行vrr协议的同时在一些条件下消除可见闪烁的发生，这些vrr协议诸如自适应同步化(例如，vesa自适应同步化)或高清多媒体接口(hdmi)可变刷新率(vrr)。
40.显示驱动器(例如，图1的驱动器138)或显示引擎(例如，图1的gpu 144的硬件控制
器/引擎)不具有测量显示器上的当前电荷平衡的直接方式。然而，由于显示驱动器正在发出引起从正电荷信号到负电荷信号的切换的新的帧(在本文中有时被称为“翻转”)，因此驱动器可使用每个帧的执行时间作为由该帧累积的电荷量的指示。例如，在某些实施例中，驱动器可实现一算法，该算法试图确保在特定的时间段内奇数帧中所花费的总时间非常接近于偶数帧中所花费的总时间。监视器自身中的电子器件将对随时间推移的电荷累积和某种电荷衰减具有某种非线性的反应。这些因素使得显示器自身相比于交替帧将指示的情况略微较不易受闪烁影响。然而，通过跟踪总的交替时间并将其保持在适当的限制内，驱动器可以不需要理解关于底层显示组件技术如何起作用的任何细节。
41.由此，本公开的实施例可提供对于可能由于由变化的刷新率引起的电荷累积导致的闪烁的显示设备不可知的解决方案。例如，在特定实施例中，显示驱动器可计算或以其他方式确定指示电气组件中的潜在电荷累积的当前平衡。当前平衡可被称为极性平衡(其中，极性是指正在被呈现的帧的奇/偶或正/负交替，并且可基于帧“翻转”(例如，从正到负)的数量和长度。显示驱动器还可预测下一帧时间，即其预期下一帧何时到达以供呈现。基于所确定的平衡和所预测的帧时间，显示驱动器可确定如何以使得实现整体的长期平衡的方式来驱动显示器。例如，显示驱动器可在对帧进行呈现的持续时间中发出一个或多个正/负翻转，以使得当前平衡朝向零偏移(例如，翻转被执行以增大或减小平衡)或者当前平衡得到维持(例如，翻转被执行以维持零平衡)。以此种方式，由显示驱动器实现的平衡跟踪算法可允许在任何显示器上无闪烁的帧呈现，而无需依赖于显示器的解决方案。
42.在以下示例中，假定144hz-40hz支持自适应同步化的显示器和34ms游戏帧时间。这允许表现被清楚地示出。然而，将理解，本公开的实施例可以处置任何其他合适的刷新率范围和帧时间。与自适应同步化协议兼容的显示器可显示包括“活跃时间”和“消隐时间”的帧，该“活跃时间”和“消隐时间”一起形成帧的“总时间”。在某些实施例中，当总时间至少为活跃时间的两倍时，可以更优地实现电荷累积防范。活跃时间可指当向显示器发送用于新的帧的新的像素时的像素时钟，而空白或消隐时间可指在每个帧之间被发送的空白/黑色的额外扫描线的数量。
43.图3图示出根据本公开的实施例的其中不由显示驱动器对平衡进行监视的示例可变刷新率(vrr)场景300。具体而言，示例场景图示出涉及要被显示在与自适应同步化兼容的显示器上的34ms帧的示例场景。如果显示驱动器没有采取主动的动作(例如，如本文中所描述)，则自适应同步化规范将迫使显示引擎在25ms之后递送翻转，以维持40hz最小刷新率。如将从图3所见，基于25ms正平衡后跟来自被迫翻转的9ms负平衡，34ms帧时间将得到14ms的整体正平衡。如果重复此种模式，则平衡将以14ms每帧在正方向上快速偏移。
44.在本文中所描述的示例中，帧内的每次翻转将使得显示器呈现同一帧，但是经由具有相反极性的电压来呈现。参考图3中示出的示例，例如，显示器可通过用正电压驱动显示组件达25ms来对帧进行呈现，并且随后通过用负电压驱动显示组件达剩余的9ms来对同一帧进行呈现。进一步地，如将从所描述的示例所见，每次翻转可包含活跃片段和空白片段。在一些实例中，每次翻转的活跃片段的长度可由协议或规范来定义(例如，针对自适应同步化规范为7ms活跃片段)。在一些实例中，如下文进一步所描述，可配置空白时间的百分比。
45.图4图示出根据本公开的实施例的其中由显示驱动器对平衡进行监视的示例vrr
场景400。具体而言，示例场景图示出与图3的场景300中所涉及的相同的34ms帧。然而，在示例场景400中，显示驱动器替代地相比于25ms标记更早地(在所示出的示例中，在17ms标记处)发起要递送的翻转/第二活跃。以此种方式，显示器可以在将整体平衡维持在零处或零附近的同时保持对34ms帧进行显示，从而防止视觉闪烁发生。
46.图5a-图5b(分别)图示出根据本公开的实施例的其中由显示驱动器对平衡进行监视的其他示例vrr场景510、520。在所示的示例中，显示驱动器发起附加翻转，而不是如图4中在帧中发起单个翻转。具体而言，在示例场景510中，显示驱动器将34ms帧时间划分成3个片段，并且在11.3ms标记(相对于图4的场景400中的17ms标记)处发起翻转，并在22.6ms标记处发起另一翻转。在示例场景520中，显示驱动器将34ms帧时间划分成4个片段，并且在8.5ms标记(相对于图4的场景400中的17ms标记)处发起翻转，在17ms标记处发起另一翻转，并在25.5ms标记处发起另一翻转。
47.虽然在以上示例中示出某些翻转模式，但可由显示器驱动器确定和发起任何合适数量的翻转。但是，在每个实例中，随时间推移的整体平衡将保持在零处或零附近。
48.尽管以上示例示出防止平衡增大并且由此防止电荷累积是可能的，但是在每个示例中，显示驱动器知晓何时将显示下一帧(即，每34ms进行显示)。然而，在大多数场景中，从一个帧到下一帧，帧率可能少量变化。在游戏过程中，例如基于游戏中的当前场景或者基于其他因素，帧率可能显著地改变。也可能存在帧率的非预期尖峰。因此，在某些实施例中，可实现用于确定如何分割每个帧以维持平衡的预测算法。在任何情况下，平衡校正算法可以耐受任何误预测(不论是由于帧漂移、帧时间中的非预期尖峰、还是任何另一原因)。
49.图6图示出根据本公开的实施例的其中对帧时间进行预测的示例vrr场景600。在所示示例中，显示驱动器已预测下一帧将在用于当前帧的预测的34ms的结束时到达。如所示，存在以预测帧时间为中心的9ms消隐窗口。
50.如果所指示的预测是正确的，则平衡将保持原样(并且如果模式继续，则长期保持在零处/零附近)。然而，如果新的帧实际上提前或延后高达4.5ms出现，则其可以立即被显示，但是平衡可能相应地偏移(偏移高达4.5ms)。如果帧提前或延后超过4.5ms，则其可命中当前的活跃或者被延迟直到活跃结束，或者其可命中后续的空白并立即被显示。在任一情况下，将可能使平衡向上偏移某个量。在最坏的场景中(即，新的帧实际上在当前活跃期间出现)，它将引入9ms正平衡偏移。
51.在某些实施例中，显示驱动器可允许最后活跃之后18ms的消隐而不是仅仅9ms。然而，这可能导致误预测时最坏情况的平衡偏移为18ms，这将使得在其中发生多个误预测的极端情况下电荷累积发生得更快。因此，在某些实施例中，总的可能空白时间可被限于特定的量。
52.每当存在误预测时，平衡将增大，并且可能存在某种水平的电荷累积。如上文所描述，小的误预测将生成小的失衡，并且这些小的电荷失衡实例可能随时间推移而积累，从而要求某种校正来避免闪烁。较大的误预测将生成大得多的改变，并且可能需要更激进的动作来使得累积回到平衡中以避免闪烁。相应地，在一些实施例中，显示驱动器可生成单独地失衡的一些帧，以使得整体平衡朝向均等/零往回移动。
53.图7a-图7b图示出根据本公开的实施例的其中显示驱动器发起不平衡的帧的示例vrr场景(分别为710和720)。在图7a中示出的示例中，针对34ms帧的平衡保持略微为正(这
可被称为具有正偏置)，而在图7b中示出的示例中，针对34ms帧的平衡保持略微为负(这可被称为具有负偏置)。在特定实施例中，显示驱动器可以基于当前平衡来选择要应用正向偏置的帧(例如，场景710)还是负向偏置的帧(例如，场景720)。例如，如果当前整体平衡为负，则显示驱动器可选择应用与场景710类似的场景。相反，如果当前整体平衡为正，则显示驱动器可选择应用与场景720类似的场景。
54.虽然所示出的帧具有特定的平衡偏置，但显示驱动器可生成具有与那些所示出的不同的平衡的帧。所生成的帧的平衡可取决于整体电荷累积平衡。例如，所生成的帧可具有较高的偏置(正的或负的)，其中存在相对高的当前电荷累积平衡，并且构造的帧可具有较低的偏置(正的或负的)，其中存在相对低的当前电荷累积平衡。
55.在某些实施例中，添加到最后帧空白时间的任何时间量可在其他帧之间划分，并且从其消隐时间中被减去。因此，如在图7a和图7b中所见，最后帧时间分别可能相比于较早的帧更长或更短。在具有大致准确的预测的情况下，在数个帧内，电荷平衡中的误差累积可以被调整回到中性。
56.在上文所描述的示例中，平衡校正通过将帧分割成使得其具有两次或更多次翻转(并且由此，具有两次或更多次活跃)来实现，具有某个水平的可变消隐时间来对帧进行调整(例如，当帧时间是活跃时间的至少2.1倍时)。然而，如果传入帧时间相比于两次活跃更快(例如，小于14ms)，则可使用不同的机制来对失衡进行校正。在此类场景中，显示驱动器可确保将平衡朝向均等/零带回的任何帧相比于使平衡进一步远离于零的任何帧被呈现在屏幕上达更长时间。
57.图8图示出根据本公开的实施例的其中显示驱动器推迟新的帧的示例高帧率vrr场景800。在所示的示例中，考虑与以上示例中相同的示例144-40hz支持vrr的显示器。如果图8中示出的那些帧之前的帧得到整体负电荷平衡，并且预测出10.5ms帧时间(如所示)，则显示驱动器可进行以下操作。如果正翻转/帧当前正在被显示，则预测帧时间可被延长小的量(例如，1ms)，并且到相比于此种经延长的时间更早到达的负帧的任何翻转将被推迟，直到经延长的时间结束。相比于预测的时间更晚到达的任何新的帧可以立即被翻转并被呈现，除非新的活跃已经开始(例如，如果需要翻转以满足最小刷新率)。这可允许整体负电荷平衡朝向零移动。相反，如果负帧当前正在被显示，则驱动器可允许到正帧的翻转立即发生，而不论其相对于预测帧时间是早还是晚。这可防止进一步的整体负平衡累积。当开始于正向整体平衡时，可以应用与以上技术相对的技术。
58.在某些实施例中，还可能存在减少预测时间之后所允许的空白时间的选项。在预测的时间时或此后不久添加新的活跃可允许整体电荷累积的快速再次平衡，但是这也会引入附加的等待时间以在显示器上得到新的帧。
59.为了跟踪当前整体平衡，显示驱动器可采用时间段(例如，毫秒)或采用扫描线的数量(由于每一扫描线具有固定的执行时间，因此其可以被用作时间单位)来跟踪每个帧的执行时间。跟踪可被实现为：(1)一个或多个计数器(例如，奇和偶或者正和负计数器)，或者(2)总平衡和下一帧的行进方向。尽管以下示例利用涉及平衡和方向的后一种跟踪技术，但是将理解可使用任一机制(例如，简单减法可允许在两种技术之间的移动)。
60.图9a-图9d图示出根据本公开的实施例的用于实现示例平衡跟踪和校正算法的伪代码900。下文描述了伪代码900的各方面。
61.下一帧预测
62.如上文所示，在某些实施例中，驱动器可预测下一帧将在何时出现，与确定要执行何种模式的翻转以使得平衡保持为尽可能靠近于零。作为一个示例，可使用简单加权的移动平均数，诸如：预测时间＝(上一帧预测时间+上一帧实际时间)/2
63.也可以使用各种其他技术来预测下一帧时间。然而，已经观察到以上帧预测技术在一些帧追踪(例如，使用视频游戏执行的)上始终如一地执行。然而，如先前所述，可能存在其中出于一些原因帧相较于预期晚得多的尖峰。所使用的校正算法可容忍预测帧时间与实际帧时间之间小的差值，并且可以能够从这些帧时间尖峰(不论是正的还是负的)中的任何尖峰恢复。相较于其他算法，以上预测技术对于快速改变的帧时间反应性更高，使其在其中预期存在尖峰的情况下成为一种好的选择。
64.平衡校正
–
帧的数量
65.平衡校正算法的第一参数可包括在每个帧中使用的活跃帧片段的数量。利用自适应同步化技术，活跃帧片段时间是固定的——仅消隐片段时间是可变的。在某些实施例中，可指定期望的消隐时间的百分比，其中相较于较高的百分比值，较低的百分比得到更多的消隐片段。在一些实例中，可将默认值设置为50％的消隐时间。在某些实施例中，可使用以下操作来确定要使用的活跃帧片段的数量：num_frames＝int(predicted_next_frame/(active_time+blank_percent*blank_time))+1(数量_帧＝int(预测的_下一_帧/(活跃_时间+空白_百分比*空白_时间))+1)其中，predicted_next_frame(预测的_下一_帧)是指预测的下一帧时间(例如，如上文所描述)，active_time(活跃_时间)是指每个活跃片段的时间量(在自适应同步化中，该时间量是固定的)，blank_percent(空白_百分比)是指上文所讨论的百分比，并且blank_time(空白_时间)是指每个帧中消隐时间的量。
66.平衡校正
–
平衡和方向
67.当平衡为正且下一帧减小该平衡时所需要的校正或者当平衡为负且下一帧增大该平衡时所需要的校正是完全相同的。因此，尽管对时间进行计数需要方向，但校正算法可以在每当方向为负时对平衡取反。这简化了要考虑的情况，并且允许平衡校正算法始终假定第一帧增加平衡。在某些实施例中，可以使用如下经修改的平衡量：modified_balance＝balance*direction(经修改的_平衡＝平衡*方向)其中，balance(平衡)是指当前整体平衡；并且取决于当前平衡改变的方向，direction(方向)是指+1/-1。
68.平衡校正
–
平衡调整
69.如果平衡在允许的容限内，则显示驱动器可能不执行任何校正技术。然而，如果平衡游荡在该容限之外(例如，超出某个阈值)，则可由显示驱动器应用某种校正技术来返回到平衡。在某些实施例中，应用的校正量可基于整体平衡，例如，平衡在容限之外多远。可存在控制应用的校正量的两个值：(1)guardband(防护带)，(2)guardband_slope(防护带_斜率)。针对不同的期望表现，这些值可以均被调整。在某些实施例中，guardband和guardband_slope可如下确定：
guardband＝1.5*active_time(防护带＝1.5*活跃_时间)guardband_slope＝0.5*active_time(防护带_斜率＝0.5*活跃_时间)adjust＝max(0,(abs(current_balance)
–
guardband))*guardband_slope(调整＝max(0,(abs(当前_平衡)
–
防护带))*防护带_斜率)其中，guardband是指在发生校正之前允许的从零/平衡的漂移量，guardband_slope是指校正的改变速率，并且adjust(调整)是指应用的平衡校正的量。
70.平衡校正－最后帧调整
71.在某些实施例中，可基于预测的时间和选择的帧的数量来确定上一显示帧中的花费，并且可通过上文计算的调整来调整最后的帧时间。要加上还是减去调整可取决于当前平衡是正的还是负的以及当前的帧的总数量是偶数还是奇数。剩余的时间可在较早的帧之间均等地分割。在某些实施例中，上一显示帧中花费的时间可确定如下：其中，final_time(最后_时间)是指上一显示帧的长度。最后时间值可被保持在帧的活跃时间或总时间内。
72.平衡校正
–
单帧校正
73.如果仅存在单个要被显示的帧(与例如参考图3所描述的其中自适应同步化协议迫使第二帧被显示的场景相对)，则平衡无法通过使较早的帧相较于最后的帧执行得更少或更多来调整。替代地，可能花费此种额外的时间来正向地调整。这可能在交替帧上引入附加的等待时间；然而，当帧序列靠近于屏幕的最大刷新率时，可能需要对平衡进行调整。
74.平衡校正－计算vtotal
75.当存在多于一个预期的帧时，算法必须知晓在何处插入附加的帧。在此类情形下，先前计算的最后帧时间可被减去，并且结果可除以较早的帧的数量，如下：
76.由于最后的帧可能需要具有更大的vtotal以允许我们预测中的任何不准确性，因此可以以不同的方式来对待最后的帧。vtotal是指在开始新的活跃片段之前显示器将去往的最大线。然而，有机会减少可能由非常晚的帧引入的误差的量——因此，其可能小于该显示器的总数。在某些实施例中，来自上文的guardband_slope值可被用作从预测帧时间的偏移，如下：if modified_balance》guardband:final_vtotal＝min(max(earlier_vtotal,final)+guardband_slope,vtotal)
77.以下表1和表2示出根据上文所描述的示例平衡校正技术的、用于特定帧的值。表1：序列中不同的帧的最早翻转时间表2：序列中不同的帧的vtotal
78.参考图6中示出的示例，涉及三个或更多个片段的情况可结束为：帧123+最小7ms7ms7ms最大11.5ms11.5ms16ms表3：如图6中的多片段帧的示例时序
79.参考图8中示出的示例，单帧情况将使得两个帧被定义为：帧1(正)2(负)最小11.5ms7.5ms最大15ms14ms表4：如图8中的单片段帧的示例时序
80.可使用以下过程中的一个或多个过程来跟踪当前平衡并确定新的帧的时序和执
行以供在显示器上呈现。示例过程可采用软件、固件、硬件、或其组合来实现。在一些实施例中，计算机可读介质可被编码有实现以下示例过程中的操作中的一项或多项操作的指令(例如，计算机程序)。例如，在一些实施例中，图10、图11a-图11b和/或图12a-图12b中示出的示例过程中的操作可由计算机系统的显示驱动器(例如，图1的显示驱动器138)执行。示例过程可以包括附加的或不同的操作，并且可以以所示的顺序或以另一顺序来执行操作。在一些情况下，图10、图11a-图11b和/或图12a-图12b中所示的操作中的一项或多项操作被实现为包括多个操作、子过程或其他类型的例程的过程。在一些情况下，操作可以被组合，以另一顺序执行，并行地被执行，被迭代，或以其他方式重复执行或以另一方式执行。
81.图10是根据本公开的实施例的用于基于预测帧时间和当前平衡来确定帧模式的示例过程1000的流程图。
82.在1002处，由显示驱动器获得新的帧。新的帧可由在计算系统上执行的程序(例如，计算机游戏或视频源设备104上的其他程序/应用)生成，并且可被提供至显示驱动器(例如，显示驱动器138)，以使得该新的帧被呈现在连接至计算系统的显示器(例如，显示器102)上。
83.在1004处，由显示驱动器确定预测帧时间。在一些实例中，预测帧时间可基于一个或多个先前的帧的预测帧时间和这一个或多个先前的帧的实际帧时间的平均值(例如，如上文所描述)。在某些情况下，可对平均值进行加权。例如，对于更新近被呈现的帧，平均值可被更重地加权。预测帧时间还可基于其他因素。
84.在1006处，由显示驱动器基于先前呈现的帧的集合来确定当前平衡。平衡可以是估算先前已被呈现在显示器上的奇/偶帧之间或正/负帧之间的整体平衡的极性平衡。可基于先前呈现的帧中的每个帧的执行时间、用于先前呈现的帧中的每个帧的扫描线的数量、或者两者来确定平衡。例如，可基于使用正电压极呈现的帧的时间量/扫描线数量与使用负电压极呈现的帧的时间量/扫描线数量之间的差来确定平衡。在一些情况下，例如，如下文所描述，可使用一个或多个计数器来确定平衡。如上文所描述，平衡可指示显示器的电气组件中的电荷累积的相对电势。
85.在1008处，显示驱动器基于1004处确定的预测帧时间和1006处确定的当前平衡来确定用于新的帧的帧模式。在一些实例中，帧模式可包括序列片段(例如，上文参考图3-图8所描述的正翻转片段和负翻转片段)。片段可具有交替的极性，其中每个片段具有活跃部分和空白部分。在一些情况下，可基于规范来确定活跃部分的长度(例如，针对自适应同步化规范，为7ms)。在某些情况下，如图4、图5a-图5b中所示，每个片段可具有相等的长度。在其他情况下，片段可具有不同的长度。例如，片段可被格式化为与图7a-图7b中示出的那些片段类似，其中，除了最后片段，所有片段在长度上相等，该最后片段可比其他片段更长或更短。在一些情况下，帧模式中的片段数量基于指示帧的消隐时间量的参数(例如，如上文所描述的blank_percent参数)。在一些情况下，帧模式可包括单片段。在此类实例中，帧模式可包括当单片段具有与1006处确定的当前平衡相反的极性时的附加时间(以使得后续帧被推迟)(例如，如上文参考图8所描述)。进一步地，在一些情况下，如果当前呈现的帧正在实现更加平衡/将平衡移动成更靠近于零，则新的帧可被推迟呈现。
86.在1010处，根据1008处确定的帧模式，将新的帧呈现在显示器上。例如，显示驱动器可使得gpu向显示器提供根据帧模式驱动该显示器的信号。
87.图11a-图11b是根据本公开的实施例的用于跟踪整体电荷平衡并对帧进行处理的示例过程1100、1150的流程图。具体而言，图11a示出平衡跟踪线程过程1100，并且图11b示出帧处理线程过程1150。在一些实例中，两个过程1100、1150可同时由显示驱动器执行。
88.在图11a中示出的示例过程1100中，每当开始新的帧(例如，在1102、1106处，经由vsync信号)，就将在先前显示的帧中的扫描线数量或时间添加到适当的奇/偶帧计数器(例如，在1104、1108处)。在一些实施例中，可将计数器作为分开的计数器进行维护，而在其他实施例中，可将单个计数器例如作为奇计数与偶计数之间的差量来进行维护。
89.在图11b中示出的示例过程1150中，在从操作系统接收到翻转(即，用于呈现的新的帧)之后，在1152处对下一帧时间进行预测。预测帧时间可用于计算翻转的模式，以维持整体电荷平衡。在1154处，考虑当前正在执行的帧，计算当前平衡。在1156处，基于当前平衡和预测帧时间来确定理想的帧模式。确定理想的帧模式可包括：确定将维持平衡或使当前平衡朝向均等/零移动的翻转的数量。在1158处，硬件(例如，显示引擎)被编程为用于执行所确定的模式。硬件编程可以经由硬件中的显式的功能或经由在期望的时间触发新的帧的软件机制来发生。
90.图12a-图12b是根据本公开的实施例的用于跟踪整体电荷平衡并对帧进行处理的附加示例过程1200、1250的流程图。具体而言，图12a示出平衡跟踪线程过程1200，并且图12b示出帧处理线程过程1250。在一些实例中，两个过程1200、1250可同时由显示驱动器执行。在所示出的示例中，相较于图11a-图11b中所示出的示例，帧处理在平衡跟踪线程中发生。在帧处理流程中触发翻转的动作可引起vsync信号，这使得平衡跟踪线程针对先前的帧准确地更新其计数器。这具有当前平衡更准确的优势，但实现方式可能调整用于已经被触发的翻转的执行模式。
91.更具体地，在1202处，接收新的帧以供在显示器上呈现，并且在1204处，将帧时间加到偶计数器。在1206处，显示驱动器确定是否已经发生了翻转。如果是，则在1208处计算理想的帧模式，并且在1210处将显示硬件(例如，显示引擎)编程为执行所确定的模式。硬件编程可以经由硬件中的显式的功能或经由在期望的时间触发新的帧的软件机制来发生。如果没有发生翻转，则过程移动至1212。
92.在1212处，接收新的帧以供在显示器上呈现，并且在1214处，将帧时间加到奇计数器。在1216处，显示驱动器确定是否已经发生了翻转。如果是，则在1218处计算理想的帧模式，并且在1220处将显示硬件(例如，显示引擎)编程为执行所确定的模式。硬件编程可以经由硬件中的显式的功能或经由在期望的时间触发新的帧的软件机制来发生。如果没有发生翻转，则过程移动回到1202。
93.图13-图14是根据本文中所公开的实施例的可使用的示例计算机架构的框图。例如，在一些实施例中，计算机系统(例如，计算机系统100)可包括图13-图14中示出的一个或多个方面(例如，可利用图13和图14中示出的一个或多个组件来实现视频源设备104)并且可实现本公开的一个或多个方面。也可使用针对处理器和计算系统的本领域中已知的其他计算机架构设计。一般而言，用于本文中所公开的实施例的合适的计算机架构可以包括但不限于图13-图14中所图示的配置。
94.图13是根据实施例的处理器的示例图示。处理器1300是可以与上文的实现方式结合使用的一种类型的硬件设备的示例。处理器1300可以是任何类型的处理器，诸如微处理
器、嵌入式处理器、数字信号处理器(dsp)、网络处理器、多核处理器、单核处理器、或用于执行代码的其他设备。虽然在图13中图示出仅一个处理器1300，但处理元件可替代地包括多于一个的图13中所图示的处理器1300。处理器1300可以是单线程核，或者对于至少一个实施例，处理器1300可以是多线程的，体现在它针对每个核可包括多于一个硬件线程上下文(或“逻辑处理器”)。
95.图13还图示出根据实施例的耦合至处理器1300的存储器1302。存储器1302可以是对于本领域技术人员而言已知或以其他方式可用的各种各样的存储器(包括存储器层级结构的各层)中的任何存储器。此类存储器元件可以包括但不限于随机存取存储器(ram)、只读存储器(rom)、现场可编程门阵列(fpga)的逻辑块、可擦除可编程只读存储器(eprom)、以及电可擦除可编程rom(eeprom)。
96.处理器1300可以执行与本文中详细描述的算法、过程、或操作相关联的任何类型的指令。一般而言，处理器1300可以将元件或制品(例如，数据)从一种状态或事物变换成另一种状态或事物。
97.代码1304(其可以是用于由处理器1300执行的一条或多条指令)可被存储在存储器1302中，或者可被存储在软件、硬件、固件、或其任何合适的组合中，或者在适当的情况下并且基于特定需要而被存储在任何其他内部或外部组件、设备、元件、或对象中。在一个示例中，处理器1300可以遵循由代码1304指示的指令的程序序列。每条指令进入前端逻辑1306，并且由一个或多个解码器1308处理。解码器可生成诸如采用预定义格式的固定宽度的微操作之类的微操作作为其输出，或者可生成反映原始代码指令的其他指令、微指令、或控制信号。前端逻辑1306还包括寄存器重命名逻辑1310和调度逻辑1312，调度逻辑1312一般分配资源，并对与供执行的指令对应的操作进行排队。
98.处理器1300也可包括执行逻辑1314，该执行逻辑1314具有执行单元1316a、1316b、1316n等的集合。一些实施例可包括专用于特定功能或功能集合的数个执行单元。其他实施例可包括仅一个执行单元或可以执行特定功能的一个执行单元。执行逻辑1314执行由代码指令指定的操作。
99.在对由代码指令指定的操作的执行完成之后，后端逻辑1318可以对代码1304的指令进行引退。在一个实施例中，处理器1300允许乱序执行，但要求对指令的有序引退。引退逻辑1320可以采取各种已知的形式(例如，重排序缓冲器等等)。以此方式，至少对于由解码器所生成的输出、硬件寄存器和由寄存器重命名逻辑1310利用的表以及由执行逻辑1314修改的任何寄存器(未示出)而言，处理器1300在代码1304的执行期间被转换。
100.虽然未在图13中示出，但处理元件可包括与处理器1300一起处于芯片上的其他元件。例如，处理元件可包括与处理器1300一起的存储器控制逻辑。处理元件可包括i/o控制逻辑和/或可包括与存储器控制逻辑一起被集成的i/o控制逻辑。处理元件还可包括一个或多个高速缓存。在一些实施例中，非易失性存储器(诸如闪存或熔丝)也可与处理器1300一起被包括在芯片上。
101.图14图示出根据实施例的以点对点(ptp)配置布置的计算系统1400。具体而言，图14示出了其中处理器、存储器以及输入/输出设备通过数个点对点接口互连的系统。一般而言，本文中所描述的计算系统中的一个或多个计算系统能以与计算系统1300相同或类似的方式来配置。
102.处理器1470和1480还可各自包括集成存储器控制器逻辑(mc)1472和1482以与存储器元件1432和1434通信。在替代实施例中，存储器控制器逻辑1472和1482可以是与处理器1470和1480分开的分立逻辑。存储器元件1432和/或1434可存储由处理器1470和1480用于实现本文所概括的操作和功能的各种数据。
103.处理器1470和1480可以是任何类型的处理器，诸如结合其他附图所讨论的那些处理器。处理器1470和1480可分别使用点对点(ptp)接口电路1478和1488经由点对点接口1450来交换数据。处理器1470和1480可各自经由使用点对点接口电路1476、1486、1494和1498的各个点对点接口1452和1454与芯片组1490交换数据。芯片组1490还可经由接口1439与协处理器1438交换数据，协处理器1438诸如高性能图形电路、机器学习加速器、或其他协处理器1438，接口1439可以是ptp接口电路。在替代实施例中，图14中所图示的ptp链路中的任一者或全部可被实现为多分支总线而不是ptp链路。
104.芯片组1490可经由接口电路1496与总线1420通信。总线1420可具有通过该总线通信的一个或多个设备，诸如总线桥1418和i/o设备1416。经由总线1410，总线桥1418可与其他设备通信，这些其他设备诸如用户接口1412(诸如键盘、鼠标、触摸屏、或其他输入设备)、通信设备1426(诸如调制解调器、网络接口设备、或可通过计算机网络1460通信的其他类型的通信设备)、音频i/o设备1416、和/或数据存储设备1428。数据存储设备1428可存储代码1430，该代码1430可由处理器1470和/或1480执行。在替代实施例中，总线架构的任何部分可利用一个或多个ptp链路来实现。
105.图14中所描绘的计算机系统是可用于实现本文中所讨论的各实施例的计算系统的实施例的示意性图示。将会领会，图14中所描绘的系统的各组件能以芯片上系统(soc)架构或以能够实现本文中所提供的示例和实现方式的功能和特征的任何其他合适的配置来组合。
106.尽管本文中所描述和图示的系统和解决方案中的一些已被描述为包含多个元件或与多个元件相关联，但并非所明确图示或描述的所有元件均可用于本公开的每个替代实现方式中。另外，本文中所描述的元件中的一个或多个元件可位于系统外部，而在其他实例中，可将某些元件包括在其他所描述的元件中的一个或多个元件以及未在所图示的实现方式中描述的其他元件内，或者可将某些元件作为其他所描述的元件中的一个或多个元件以及未在所图示的实现方式中描述的其他元件的部分。此外，某些元件可与其他组件相组合，并且除本文中所描述的那些目的之外还可用于替代目的或附加目的。
107.进一步地，应该理解，上文所呈现的示例是仅为了说明某些原则和特征的目的而提供的非限制性示例，并且不一定限制或约束本文中所描述的概念的可能的实施例。例如，各种不同的实施例可以利用本文中所描述的特征和组件的各种组合来实现，包括通过本文中所描述的组件的各种实现方式所实现的组合。从本说明书的内容应当领会其他实现方式、特征和细节。
108.尽管已经在某些实现方式和一般相关联方法的方面描述了本公开，但这些实现方式和方法的更改和置换将对于本领域技术人员来说是显而易见的。例如，本文中描述的动作可以以与所描述的顺序不同的顺序来执行，并仍获得期望的结果。作为一个示例，所附附图中描绘的过程并不一定要求所示的特定顺序、或相继顺序来实现所期望的结果。在某些实现方式中，多任务处理和并行处理可能是有利的。另外，可以支持其他用户接口布局和功
能。其他变型落在所附权利要求的范围之内。
109.虽然本说明书包含许多具体实现细节，但这些具体实现细节不应当被解释为对任何实施例或可声称权利的范围的限制，而是被解释为针对特定实施例的特征的描述。也可将在本说明书中在单独的各实施例的情境中所描述的某些特征以组合的形式在单个实施例中实现。反之，也可单独地在多个实施例中，或在任何合适的子组合中实现在单个实施例的情境中所描述的各种特征。此外，虽然在上文中可能将多个特征描述为以某些组合的方式起作用且甚至最初是如此要求保护的，但是，在一些情况下，可将来自所要求保护的组合的一个或多个特征从组合中删除，并且所要求保护的组合可以针对子组合或子组合的变型。
110.类似地，虽然在附图中以特定顺序描绘了多个操作，但不应当将此理解为要求按所示的特定顺序或顺序地执行此类操作，或者要求要执行所有示出的操作才能达成期望的结果。在某些情况下，多任务处理和并行处理可能是有利的。此外，不应当将上文所描述的各实施例中的各种系统组件分开理解为在所有实施例中都要求进行此类分开，并且应当理解，一般可将所描述的程序组件和系统一起集成在单个的软件产品中，或将其封装进多个软件产品中。
111.以下示例涉及根据本说明书的实施例。将理解，在某些实施例中，某些示例可与某些其他示例组合。
112.示例1包括一种或多种计算机可读介质，包括指令，这些指令在由机器执行时使得该机器：确定要被呈现在显示器上的新的帧的预测帧时间；基于先前呈现的帧的集合确定当前平衡；基于预测帧时间和当前平衡来确定用于该新的帧的帧模式；以及基于所确定的帧模式使得该新的帧被呈现在显示器上。
113.示例2包括如示例1和/或其他(多个)示例所述的主题并且任选地，其中，指令用于确定包括片段的序列的帧模式，每个片段包括活跃部分和空白部分，其中，这些片段在序列中交替极性。
114.示例3包括如示例2和/或其他(多个)示例所述的主题并且任选地，其中，每个片段在长度上是相等的。
115.示例4包括如示例2和/或其他(多个)示例所述的主题并且任选地，其中，最后片段比其他片段更长。
116.示例5包括如示例2和/或其他(多个)示例所述的主题并且任选地，其中，最后片段比其他片段更短。
117.示例6包括如示例2和/或其他(多个)示例所述的主题并且任选地，其中，片段的数量基于指示新的帧的消隐时间量的参数。
118.示例7包括如示例1-6中任一项和/或其他(多个)示例所述的主题并且任选地，其中，指令用于基于当前平衡与当前正在被呈现在显示器上的帧在极性上相反而推迟对新的帧的呈现。
119.示例8包括如示例1-7中任一项和/或其他(多个)示例所述的主题并且任选地，其中，指令用于基于一个或多个先前的帧的预测帧时间和该一个或多个先前的帧的实际帧时间的平均值来确定预测帧时间。
120.示例9包括如示例1-8中任一项和/或其他(多个)示例所述的主题并且任选地，其
中，指令用于基于先前呈现的帧中的每一个的执行时间和先前呈现的帧中的每一个的扫描线数量中的一者或多者来确定当前平衡。
121.示例10包括如示例1-9中任一项和/或其他(多个)示例所述的主题并且任选地，指令用于确定用于减小当前平衡的绝对值的帧模式。
122.示例11包括如示例10和/或其他(多个)示例所述的主题并且任选地，其中，所确定的帧模式基于当前平衡处于容限范围之外。
123.示例12包括如示例1-11中任一项和/或其他(多个)示例所述的主题并且任选地，其中，指令用于确定用于维持当前平衡的帧模式。
124.示例13包括如示例12和/或其他(多个)示例所述的主题并且任选地，其中，所确定的帧模式基于当前平衡处于容限范围之内。
125.示例14包括一种方法，该方法包括：获得新的帧以供在显示器上呈现；确定该新的帧的预测帧时间；基于先前呈现的帧的集合确定当前平衡；以及根据帧模式将该新的帧呈现在显示器上，该帧模式基于预测帧时间和当前平衡。
126.示例15包括如示例14和/或其他(多个)示例所述的主题并且任选地，其中，帧模式包括片段的序列，每个片段包括活跃部分和空白部分，其中，这些片段在序列中交替极性。
127.示例16包括如示例15和/或其他(多个)示例所述的主题并且任选地，其中，每个片段在长度上是相等的。
128.示例17包括如示例15和/或其他(多个)示例所述的主题并且任选地，其中，最后片段比其他片段更长。
129.示例18包括如示例15和/或其他(多个)示例所述的主题并且任选地，其中，最后片段比其他片段更短。
130.示例19包括如示例15和/或其他(多个)示例所述的主题并且任选地，其中，片段的数量基于指示新的帧的消隐时间量的参数。
131.示例20包括如示例14-19中任一项和/或其他(多个)示例所述的主题并且任选地，其中，呈现新的帧包括基于当前平衡与当前正在被呈现在显示器上的帧在极性上相反而推迟对新的帧的呈现。
132.示例21包括如示例14-20中任一项和/或其他(多个)示例所述的主题并且任选地，其中，预测帧时间基于一个或多个先前的帧的预测帧时间和该一个或多个先前的帧的实际帧时间的平均值来确定。
133.示例22包括如示例14-21中任一项和/或其他(多个)示例所述的主题并且任选地，其中，当前平衡基于先前呈现的帧中的每一个的执行时间和先前呈现的帧中的每一个的扫描线数量中的一者或多者来确定。
134.示例23包括如示例14-22中任一项和/或其他(多个)示例所述的主题并且任选地，指令用于确定用于减小当前平衡的绝对值的帧模式。
135.示例24包括如示例23和/或其他(多个)示例所述的主题并且任选地，其中，所确定的帧模式基于当前平衡处于容限范围之外。
136.示例25包括如示例14-19中任一项和/或其他(多个)示例所述的主题并且任选地，其中，指令用于确定用于维持当前平衡的帧模式。
137.示例26包括如示例25和/或其他(多个)示例所述的主题并且任选地，其中，所确定
的帧模式基于当前平衡处于容限范围之内。
138.示例27包括一种系统，该系统包括：处理器，该处理器用于生成并向显示器传输视频信号；以及存储器，该存储器包括用于控制所述处理器生成视频信号的指令，这些指令用于使得处理器执行操作，这些操作包括：确定要被呈现在显示器上的新的帧的预测帧时间；基于先前呈现的帧的集合确定当前平衡；基于预测帧时间和当前平衡来确定用于新的帧的帧模式。
139.示例28包括如示例27和/或其他(多个)示例所述的主题并且任选地，其中，指令用于确定帧片段的序列，每个帧片段包括活跃部分和空白部分，其中，这些片段在序列中交替极性。
140.示例29包括如示例28和/或其他(多个)示例所述的主题并且任选地，其中，每个片段在长度上是相等的。
141.示例30包括如示例28和/或其他(多个)示例所述的主题并且任选地，其中，最后片段比其他片段更长。
142.示例31包括如示例28和/或其他(多个)示例所述的主题并且任选地，其中，最后片段比其他片段更短。
143.示例32包括如示例28和/或其他(多个)示例所述的主题并且任选地，其中，片段的数量基于指示新的帧的消隐时间量的参数。
144.示例33包括如示例27-32中任一项和/或其他(多个)示例所述的主题并且任选地，其中，指令用于基于当前平衡与当前正在被呈现在显示器上的帧在极性上相反而推迟对新的帧的呈现。
145.示例34包括如示例27-33中任一项和/或其他(多个)示例所述的主题并且任选地，其中，指令用于基于一个或多个先前的帧的预测帧时间和该一个或多个先前的帧的实际帧时间的平均值来确定预测帧时间。
146.示例35包括如示例27-34中任一项和/或其他(多个)示例所述的主题并且任选地，其中，指令用于基于先前呈现的帧中的每一个的执行时间和先前呈现的帧中的每一个的扫描线数量中的一者或多者来确定当前平衡。
147.示例36包括如示例27-35中任一项和/或其他(多个)示例所述的主题并且任选地，指令用于确定用于减小当前平衡的绝对值的帧模式。
148.示例37包括如示例36和/或其他(多个)示例中任一项所述的主题并且任选地，其中，所确定的帧模式基于当前平衡处于容限范围之外。
149.示例38包括如示例27-37中任一项和/或其他(多个)示例所述的主题并且任选地，其中，指令用于确定用于维持当前平衡的帧模式。
150.示例39包括如示例38和/或其他(多个)示例中任一项所述的主题并且任选地，其中，所确定的帧模式基于当前平衡处于容限范围之内。
151.示例40包括如示例27-39中任一项和/或其他(多个)示例所述的主题并且任选地进一步包括耦合至处理器的支持可变刷新率(vrr)的显示器。
152.示例41包括如示例27-40中任一项和/或其他(多个)示例所述的主题并且任选地，其中，处理器包括图形处理单元(gpu)。
153.示例42包括一种系统，该系统包括：用于基于要被呈现在显示器上的新的帧的预
测帧时间和先前呈现的帧的集合的当前平衡来确定用于该新的帧的帧模式的装置。
154.示例43包括如示例42和/或其他(多个)示例中任一项所述的主题并且任选地，其中，用于确定帧模式的装置包括图形处理单元(gpu)。
155.示例44包括如示例42和/或其他(多个)示例中任一项所述的主题并且任选地进一步包括用于根据所确定的帧模式将新的帧呈现在显示器上的装置。
156.示例45包括用于实现如本文中所公开的任何方法的装置或系统。
157.示例46包括一种或多种计算机可读介质，包括指令，这些指令在由机器执行时使得该机器实现如本文中所公开的任何方法。
158.因此，己经描述了主题的具体实施例。其他实施例在所附权利要求的范围内。在一些情况下，权利要求书中所记载的动作能以不同顺序来执行，并且仍然获得期望结果。此外，在附图中描绘的过程不一定需要所示出的特定顺序或相继顺序来实现期望的结果。