控制器及其操作方法与流程

控制器及其操作方法
1.相关申请的交叉引用
2.本技术要求于2021年4月22日提交的申请号为10-2021-0052605的韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用并入本文。
技术领域
3.本公开涉及一种电子装置，并且更具体地，涉及一种控制器及其操作方法。


背景技术：

4.半导体存储器装置可以以将串水平地布置在半导体衬底上的二维结构来形成，或者以将串竖直地堆叠在半导体衬底上的三维结构来形成。三维半导体存储器装置是为了解决二维存储器装置的集成度的限制而设计的半导体存储器装置，并且可以包括竖直地堆叠在半导体衬底上的多个存储器单元。


技术实现要素：

5.本公开的实施例提供一种能够最小化映射更新的数量的控制器及其操作方法。
6.根据本公开的实施例，一种控制器控制包括多个存储块的半导体存储器装置。控制器包括块管理器、映射数据管理器和命令生成器。块管理器管理关于多个存储块的信息。映射数据管理器管理多个存储块中存储的数据的映射数据。命令生成器生成用于控制半导体存储器装置的编程操作的编程命令。命令生成器生成用于将数据存储在多个存储块之中的第一存储块中的编程操作的编程命令。命令生成器进一步被配置成当第一存储块由于编程操作而已满时，基于来自块管理器的信息来确定用于存储虚设数据的第二存储块。
7.在本公开的实施例中，命令生成器可以生成用于控制半导体存储器装置将虚设数据存储在第二存储块中的编程命令。
8.在本公开的实施例中，随着虚设数据被存储在第二存储块中，第二存储块可以变为已满状态。
9.在本公开的实施例中，映射数据管理器可以进一步被配置成更新与第一存储块和第二存储块相对应的映射数据，并将更新后的映射数据传输到命令生成器。
10.在本公开的实施例中，命令生成器可以生成用于控制半导体存储器装置存储与第一存储块和第二存储块相对应的更新后的映射数据的编程命令。
11.在本公开的实施例中，命令生成器可以基于来自块管理器的信息，将多个存储块之中可用空间小于预定参考值的开放块确定为第二存储块。
12.在本公开的实施例中，命令生成器可以基于来自块管理器的信息，将多个存储块之中可用空间最小的开放块确定为第二存储块。
13.在本公开的实施例中，多个存储块可以包括单层单元(slc)块、以及多层单元(mlc)块或三层单元(tlc)块中的至少一个。第一存储块可以是mlc块或tlc块中的至少一个。命令生成器可以将slc块确定为第二存储块。
14.在本公开的实施例中，多个存储块可以包括单层单元(slc)块、以及多层单元(mlc)块或三层单元(tlc)块中的至少一个。第一存储块可以是slc块。命令生成器可以将mlc块或tlc块中的至少一个确定为第二存储块。
15.根据本公开的实施例，一种操作控制器的方法，该控制器控制包括多个存储块的半导体存储器装置，该方法包括：控制半导体存储器装置将数据存储在多个存储块之中的第一存储块中，并且响应于确定第一存储块已满而从多个存储块之中确定待存储虚设数据的第二存储块。
16.在本公开的实施例中，该方法可以进一步包括控制半导体存储器装置将虚设数据存储在第二存储块中。
17.在本公开的实施例中，随着虚设数据被存储在第二存储块中，第二存储块可以变为已满状态。
18.在本公开的实施例中，该方法可以进一步包括更新与第一存储块和第二存储块相对应的映射数据，并且控制半导体存储器装置存储更新后的映射数据。
19.在本公开的实施例中，确定第二存储块可以包括：参考多个存储块之中与开放块相对应的每个存储块的可用空间，并且将开放块之中可用空间小于预定参考值的存储块确定为第二存储块。
20.在本公开的实施例中，确定第二存储块可以包括：参考多个存储块之中与开放块相对应的每个存储块的可用空间，并且将开放块之中可用空间最小的存储块确定为第二存储块。
21.在本公开的实施例中，多个存储块可以包括单层单元(slc)块、以及多层单元(mlc)块或三层单元(tlc)块中的至少一个。第一存储块可以是mlc块或tlc块中的至少一个。确定第二存储块可以包括将slc块确定为第二存储块。
22.在本公开的实施例中，多个存储块可以包括单层单元(slc)块、以及多层单元(mlc)块或三层单元(tlc)块中的至少一个。第一存储块可以是slc块。确定第二存储块可以包括将mlc块或tlc块中的至少一个确定为第二存储块。
23.根据本公开的实施例，一种操作控制器的方法，该控制器用于控制包括多个存储器单元的存储器装置，该方法包括：当多个存储器单元之中的第一存储器单元封闭时，控制存储器装置以将多个存储器单元之中的第二存储器单元封闭；更新与封闭的第一存储器单元和第二存储器单元相对应的映射数据；并且控制存储器装置将更新后的映射数据存储在其中。
24.在本公开的实施例中，第二存储器单元可以具有小于阈值的可用存储空间。
25.在本公开的实施例中，在存储器装置中包括的开放存储器单元之中，第二存储器单元可以具有最小可用存储空间。
26.本技术可以提供一种能够最小化映射更新的数量的控制器及其操作方法。
附图说明
27.图1是示出根据本公开的实施例的包括控制器的存储器系统的框图。
28.图2是示出根据本公开的实施例的图1的半导体存储器装置的框图。
29.图3是示出根据本公开的实施例的图2的存储器单元阵列的示图。
30.图4是示出根据本公开的实施例的图3的存储块blk1至blkz中的存储块blka的电路图。
31.图5是示出根据本公开的实施例的图3的存储块blk1至blkz之中的存储块blkb的电路图。
32.图6是示出根据本公开的实施例的图2的存储器单元阵列110中包括的存储块blk1至blkz之中的存储块blkc的电路图。
33.图7是示出根据本公开的实施例的图1所示的存储器系统的框图。
34.图8是示出根据本公开的实施例的通用存储区域和映射数据存储区域的示图。
35.图9是示出根据本公开的实施例的操作控制器的方法的流程图。
36.图10a、图10b和图10c是示出根据本公开的实施例的操作图9中所示的控制器的方法的示图。
37.图11是示出根据本公开的另一实施例的操作控制器的方法的流程图。
38.图12是示出根据本公开的又一实施例的控制器的框图。
39.图13a、图13b和图13c是示出根据本公开的实施例的操作图12中所示的控制器的方法的示图。
40.图14是示出根据本公开的实施例的图11的操作s240的示例的流程图。
41.图15是示出根据本公开的实施例的图11的操作s240的另一示例的流程图。
42.图16是示出根据本公开的实施例的图1中所示的控制器的示例的框图。
43.图17是示出根据本公开的实施例的图1的存储器系统的应用示例的框图。
44.图18是示出根据本公开的实施例的包括参照图17描述的存储器系统的计算系统的框图。
具体实施方式
45.示出根据本说明书中公开的构思的实施例的具体结构或功能描述仅为了描述根据本公开的构思的实施例。根据本公开的构思的实施例可以以各种形式实施，并且不应当被解释为限于本说明书中描述的实施例。
46.图1是示出根据本公开的实施例的包括控制器的存储器系统1000的框图。
47.参照图1，存储器系统1000包括半导体存储器装置100和控制器200。另外，存储器系统1000与主机300通信。控制器200控制半导体存储器装置100的整体操作。另外，控制器200基于从主机300接收的命令来控制半导体存储器装置100的操作。
48.图2是示出根据本公开的实施例的图1的半导体存储器装置100的框图。
49.参照图2，半导体存储器装置100包括存储器单元阵列110、地址解码器120、读取和写入电路130、控制逻辑140和电压生成器150。
50.存储器单元阵列110包括多个存储块blk1至blkz。多个存储块blk1至blkz通过字线wl连接到地址解码器120。多个存储块blk1至blkz通过位线bl1至blm连接到读取和写入电路130。多个存储块blk1至blkz中的每一个包括多个存储器单元。在实施例中，多个存储器单元是非易失性存储器单元，并且可以由具有竖直沟道结构的非易失性存储器单元来配置。存储器单元阵列110可以作为二维结构的存储器单元阵列来配置。根据实施例，存储器单元阵列110可以作为三维结构的存储器单元阵列来配置。存储器单元阵列中包括的多个
存储器单元中的每一个可以存储至少一位数据。在实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储一位数据的单层单元(slc)。在另一实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储两位数据的多层单元(mlc)。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储三位数据的三层单元。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储四位数据的四层单元。根据实施例，存储器单元阵列110可以包括每个存储五位或更多位数据的多个存储器单元。
51.地址解码器120、读取和写入电路130、控制逻辑140和电压生成器150作为驱动存储器单元阵列110的外围电路来操作。地址解码器120通过字线wl连接到存储器单元阵列110。地址解码器120被配置成响应于控制逻辑140的控制而操作。地址解码器120通过半导体存储器装置100内的输入/输出缓冲器(未示出)来接收地址。
52.地址解码器120被配置成对接收的地址之中的块地址进行解码。地址解码器120根据经解码的块地址来选择至少一个存储块。另外，在读取操作期间，地址解码器120在读取电压施加操作时将电压生成器150中生成的读取电压vread施加到选定存储块的选定字线，并且将通过电压vpass施加到剩余的未选字线。另外，在编程验证操作期间，地址解码器120将电压生成器150生成的验证电压施加到选定存储块的选定字线，并且将通过电压vpass施加到剩余的未选字线。
53.地址解码器120被配置成对接收的地址中的列地址进行解码。地址解码器120将经解码的列地址传输到读取和写入电路130。
54.半导体存储器装置100的读取操作和编程操作以页面为单位执行。在请求读取操作和编程操作时接收的地址包括块地址、行地址和列地址。地址解码器120根据块地址和行地址来选择一个存储块和一条字线。列地址由地址解码器120进行解码并被提供到读取和写入电路130。
55.地址解码器120可以包括块解码器、行解码器、列解码器、地址缓冲器等。
56.读取和写入电路130包括多个页面缓冲器pb1至pbm。读取和写入电路130可以在存储器单元阵列110的读取操作期间作为“读取电路”而操作，并且可以在存储器单元阵列110的写入操作期间作为“写入电路”而操作。多个页面缓冲器pb1至pbm通过位线bl1至blm连接到存储器单元阵列110。在读取操作和编程验证操作期间，为了感测存储器单元的阈值电压，在向连接到存储器单元的位线连续供应感测电流的同时，多个页面缓冲器pb1至pbm通过感测节点来感测根据相应存储器单元的编程状态而流动的电流的量的变化，并且将感测到的变化锁存为感测数据。读取和写入电路130响应于从控制逻辑140输出的页面缓冲器控制信号而操作。
57.在读取操作期间，读取和写入电路130感测存储器单元的数据，临时地存储读取数据，并且将数据data输出到半导体存储器装置100的输入/输出缓冲器(未示出)。在实施例中，除页面缓冲器(或页面寄存器)之外，读取和写入电路130还可以包括列选择电路等。
58.控制逻辑140连接到地址解码器120、读取和写入电路130以及电压生成器150。控制逻辑140通过半导体存储器装置100的输入/输出缓冲器(未示出)接收命令cmd和控制信号ctrl。控制逻辑140被配置成响应于控制信号ctrl而控制半导体存储器装置100的全部操作。另外，控制逻辑140输出用于调整多个页面缓冲器pb1至pbm的感测节点预充电电位电平
的控制信号。控制逻辑140可以控制读取和写入电路130执行对存储器单元阵列110的读取操作。
59.电压生成器150响应于从控制逻辑140输出的控制信号而生成读取操作期间的读取电压vread和通过电压vpass。为了生成具有各个电压电平的多个电压，电压生成器150可以包括接收内部电源电压的多个泵浦电容器，并且响应于控制逻辑140的控制，通过选择性地激活多个泵浦电容器来生成多个电压。如上所述，电压生成器150可以包括电荷泵浦，并且电荷泵浦可以包括上述多个泵浦电容器。电压生成器150中包括的电荷泵浦的具体配置可以根据需要而被不同地设计。
60.地址解码器120、读取和写入电路130以及电压生成器150可以用作对存储器单元阵列110执行读取操作、写入操作和擦除操作的“外围电路”。外围电路基于控制逻辑140的控制来对存储器单元阵列110执行读取操作、写入操作和擦除操作。
61.图3是示出根据本公开的实施例的图2的存储器单元阵列110的示图。
62.参照图3，存储器单元阵列110包括多个存储块blk1至blkz。每个存储块可以具有三维结构。每个存储块包括堆叠在衬底上的多个存储器单元。多个存储器单元沿+x方向、+y方向和+z方向布置。参照图4和图5更详细地描述每个存储块的结构。
63.图4是示出根据本公开的实施例的图3的存储块blk1至blkz中的存储块blka的电路图。
64.参照图4，存储块blka包括多个单元串cs11至cs1m和cs21至cs2m。在实施例中，多个单元串cs11至cs1m和cs21至cs2m中的每一个可以形成为“u”形。在存储块blka中，沿行方向(即，+x方向)布置m个单元串。在图4中，沿列方向(即，+y方向)布置两个单元串。然而，这是为了便于描述，并且可以理解的是可以沿列方向布置三个或更多个单元串。
65.多个单元串cs11至cs1m和cs21至cs2m中的每一个包括至少一个源极选择晶体管sst、第一存储器单元mc1至第n存储器单元mcn、管道晶体管pt和至少一个漏极选择晶体管dst。
66.选择晶体管sst和dst以及存储器单元mc1至mcn中的每一个可以具有类似的结构。在实施例中，选择晶体管sst和dst以及存储器单元mc1至mcn中的每一个可以包括沟道层、隧道绝缘膜、电荷存储膜和阻挡绝缘膜。在实施例中，可以在每个单元串中设置用于提供沟道层的柱。在实施例中，可以在每个单元串中设置用于提供沟道层、隧道绝缘膜、电荷存储膜和阻挡绝缘膜中的至少一个的柱。
67.每个单元串的源极选择晶体管sst连接在公共源极线csl和存储器单元mc1至mcp之间。
68.在实施例中，布置在相同行中的单元串的源极选择晶体管连接到沿行方向延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管连接到不同的源极选择线。在图4中，第一行的单元串cs11至cs1m的源极选择晶体管连接到第一源极选择线ssl1。第二行的单元串cs21至cs2m的源极选择晶体管连接到第二源极选择线ssl2。
69.在另一实施例中，单元串cs11至cs1m和cs21至cs2m的源极选择晶体管可以共同连接到一条源极选择线。
70.每个单元串的第一存储器单元mc1至第n存储器单元mcn连接在源极选择晶体管sst与漏极选择晶体管dst之间。
71.第一存储器单元mc1至第n存储器单元mcn可以被划分为第一存储器单元mc1至第p存储器单元mcp和第(p+1)存储器单元mcp+1至第n存储器单元mcn。第一存储器单元mc1至第p存储器单元mcp沿与+z方向相反的方向顺序布置，并且串联连接在源极选择晶体管sst和管道晶体管pt之间。第(p+1)存储器单元mcp+1至第n存储器单元mcn沿+z方向顺序布置，并且串联连接在管道晶体管pt和漏极选择晶体管dst之间。第一存储器单元mc1至第p存储器单元mcp和第(p+1)存储器单元mcp+1至第n存储器单元mcn通过管道晶体管pt彼此连接。每个单元串的第一存储器单元mc1至第n存储器单元mcn的栅极分别连接到第一字线wl1至第n字线wln。
72.每个单元串的管道晶体管pt的栅极连接到管线pl。
73.每个单元串的漏极选择晶体管dst连接在相应位线与存储器单元mcp+1至mcn之间。沿行方向布置的单元串的漏极选择晶体管dst连接到沿行方向延伸的漏极选择线。第一行的单元串cs11至cs1m的漏极选择晶体管连接到第一漏极选择线dsl1。第二行的单元串cs21至cs2m的漏极选择晶体管连接到第二漏极选择线dsl2。
74.沿列方向布置的单元串连接到沿列方向延伸的位线。在图4中，第一列的单元串cs11和cs21连接到第一位线bl1。第m列的单元串cs1m和cs2m连接到第m位线blm。
75.沿行方向布置的单元串中的连接到相同字线的存储器单元配置一个页面。例如，第一行的单元串cs11至cs1m之中连接到第一字线wl1的存储器单元配置一个页面。第二行的单元串cs21至cs2m之中连接到第一字线wl1的存储器单元配置另一页面。可以通过选择漏极选择线dsl1和dsl2中的任意一个来选择沿一个行方向布置的单元串。可以通过选择字线wl1至wln中的任意一个来选择选定单元串的一个页面。
76.在另一实施例中，可以设置偶数位线和奇数位线来代替第一位线bl1至第m位线blm。另外，沿行方向布置的单元串cs11至cs1m或cs21至cs2m之中的偶数编号的单元串可以分别连接到偶数位线，并且沿行方向布置的单元串cs11至cs1m或cs21至cs2m之中的奇数编号的单元串可以分别连接到奇数位线。
77.在实施例中，第一存储器单元mc1至第n存储器单元mcn中的至少一个可以用作虚设存储器单元。例如，设置至少一个虚设存储器单元以减小源极选择晶体管sst与存储器单元mc1至mcp之间的电场。可选地，设置至少一个虚设存储器单元以减小漏极选择晶体管dst与存储器单元mcp+1至mcn之间的电场。随着设置更多的虚设存储器单元，存储块blka的操作可靠性提高，然而，存储块blka的大小增大。随着设置更少的虚设存储器单元，可以减小存储块blka的大小；然而，存储块blka的操作可靠性可能降低。
78.为了有效地控制至少一个虚设存储器单元，虚设存储器单元中的每一个可以具有所需的阈值电压。在对存储块blka的擦除操作之前或之后，可以对全部或部分虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到与各个虚设存储器单元连接的虚设字线的电压，虚设存储器单元可以具有所需的阈值电压。
79.图5是示出根据本公开的实施例的图3的存储块blk1至blkz之中的存储块blkb的电路图。
80.参照图5，存储块blkb包括多个单元串cs11’至cs1m’和cs21’至cs2m’。多个单元串cs11’至cs1m’和cs21’至cs2m’中的每一个沿+z方向延伸。多个单元串cs11’至cs1m’和cs21’至cs2m’中的每一个包括堆叠在存储块blkb下方的衬底(未示出)上的至少一个源极
选择晶体管sst、第一存储器单元mc1至第n存储器单元mcn和至少一个漏极选择晶体管dst。
81.每个单元串的源极选择晶体管sst连接在公共源极线csl和存储器单元mc1至mcn之间。布置在相同行中的单元串的源极选择晶体管连接到相同的源极选择线。布置在第一行中的单元串cs11’至cs1m’的源极选择晶体管连接到第一源极选择线ssl1。布置在第二行中的单元串cs21’至cs2m’的源极选择晶体管连接到第二源极选择线ssl2。在另一实施例中，单元串cs11’至cs1m’和cs21’至cs2m’的源极选择晶体管可以共同连接到一条源极选择线。
82.每个单元串的第一存储器单元mc1至第n存储器单元mcn串联连接在源极选择晶体管sst和漏极选择晶体管dst之间。第一存储器单元mc1至第n存储器单元mcn的栅极分别连接到第一字线wl1至第n字线wln。
83.每个单元串的漏极选择晶体管dst连接在相应位线与存储器单元mc1至mcn之间。沿行方向布置的单元串的漏极选择晶体管连接到沿行方向延伸的漏极选择线。第一行的单元串cs11’至cs1m’的漏极选择晶体管连接到第一漏极选择线dsl1。第二行的单元串cs21’至cs2m’的漏极选择晶体管连接到第二漏极选择线dsl2。
84.因此，除每个单元串不包括管道晶体管pt之外，图5的存储块blkb具有与图4的存储块blka的电路类似的等效电路。
85.在另一实施例中，可以设置偶数位线和奇数位线来代替第一位线bl1至第m位线blm。另外，沿行方向布置的单元串cs11’至cs1m’或cs21’至cs2m’之中的偶数编号的单元串可以分别连接到偶数位线，并且沿行方向布置的单元串cs11’至cs1m’或cs21’至cs2m’之中的奇数编号的单元串可以分别连接到奇数位线。
86.在实施例中，第一存储器单元mc1至第n存储器单元mcn中的至少一个可以用作虚设存储器单元。例如，设置至少一个虚设存储器单元以减小源极选择晶体管sst与存储器单元mc1至mcn之间的电场。可选地，设置至少一个虚设存储器单元以减小漏极选择晶体管dst与存储器单元mc1至mcn之间的电场。随着设置更多的虚设存储器单元，存储块blkb的操作可靠性提高，然而，存储块blkb的大小增大。随着设置更少的虚设存储器单元，存储块blkb的大小可以减小；然而，存储块blkb的操作可靠性可能降低。
87.为了有效地控制至少一个虚设存储器单元，虚设存储器单元中的每一个可以具有所需的阈值电压。在对存储块blkb的擦除操作之前或之后，可以对所有或部分虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到与各个虚设存储器单元连接的虚设字线的电压，虚设存储器单元可以具有所需的阈值电压。
88.图6是示出根据本公开的实施例的图2的存储器单元阵列110中包括的存储块blk1至blkz之中的存储块blkc的电路图。
89.参照图6，存储块blkc包括多个单元串cs1至csm。多个单元串cs1至csm可以分别连接到多条位线bl1至blm。单元串cs1至csm中的每一个包括至少一个源极选择晶体管sst、第一存储器单元mc1至第n存储器单元mcn和至少一个漏极选择晶体管dst。
90.选择晶体管sst和dst以及存储器单元mc1至mcn中的每一个可以具有类似的结构。在实施例中，选择晶体管sst和dst以及存储器单元mc1至mcn中的每个可以包括沟道层、隧道绝缘膜、电荷存储膜和阻挡绝缘膜。在实施例中，可以在每个单元串中设置用于提供沟道层的柱。在实施例中，可以在每个单元串中设置用于提供沟道层、隧道绝缘膜、电荷存储膜
和阻挡绝缘膜中的至少一个的柱。
91.每个单元串的源极选择晶体管sst连接在公共源极线csl与存储器单元mc1至mcn之间。
92.每个单元串的第一存储器单元mc1至第n存储器单元mcn连接在源极选择晶体管sst和漏极选择晶体管dst之间。
93.每个单元串的漏极选择晶体管dst连接在相应位线与存储器单元mc1至mcn之间。
94.连接到相同字线的存储器单元配置一个页面。可以通过选择漏极选择线dsl来选择单元串cs1至csm。可以通过选择字线wl1至wln中的任意一个来选择选定单元串之中的一个页面。
95.在另一实施例中，可以设置偶数位线和奇数位线来代替第一位线bl1至第m位线blm。单元串cs1至csm之中的偶数编号的单元串可以分别连接到偶数位线，并且奇数编号的单元串可以分别连接到奇数位线。
96.图7是示出根据本公开的实施例的图1所示的存储器系统1000的框图。
97.参照图7，存储器系统1000包括半导体存储器装置100和控制器200。半导体存储器装置100的存储器单元阵列可以包括通用存储区域111和映射数据存储区域113。在图7中，省略了除半导体存储器装置100的存储器单元阵列之外的配置。
98.从主机300传输的用户数据可以被存储在通用存储区域111中。指示通用存储区域111中存储的数据的物理地址与逻辑地址之间的关系的映射数据可以被存储在映射数据存储区域113中。
99.图7所示的通用存储区域111和映射数据存储区域113可以是具有任意大小的数据存储区域。在实施例中，通用数据区域111可以包括多个存储块。另外，在实施例中，映射数据存储区域113可以包括至少一个存储块。
100.根据本公开的实施例的控制器200可以包括块管理器201、命令生成器203和映射数据管理器205。
101.块管理器201可以存储关于半导体存储器装置100中包括的多个存储块的信息。例如，块管理器201可以包括关于半导体存储器装置100中包括的开放块的信息、关于空闲块的信息或关于封闭块的信息。在本说明书中，在一些页面中存储数据并且在一些页面中未存储数据的存储块可以被称为“开放块”。另外，在本说明书中，在所有页面中未存储数据的存储块可以被称为“空闲块”。在本说明书中，在所有页面中存储数据的存储块可以被称为“封闭块”。
102.当对存储块执行擦除操作并且所有页面的数据被擦除时，相应存储块可以变为空闲块。当数据被存储在空闲块的一些页面中时，空闲块改变为开放块。当数据被持续存储在开放块中并且有效数据或无效数据被存储在所有页面中时，相应开放块可以不再存储数据。此时，相应开放块改变为封闭块。块管理器201可以存储指示半导体存储器装置100中包括的存储块中的每一个是空闲块、开放块还是封闭块的信息。
103.命令生成器203可以生成用于控制半导体存储器装置100的操作的命令。例如，为了控制半导体存储器装置100的读取操作，命令生成器203可以生成读取命令。作为另一示例，为了控制半导体存储器装置100的编程操作，命令生成器203可以生成编程命令。为了控制半导体存储器装置100的擦除操作，命令生成器203可以生成擦除命令。所生成的读取命
令、编程命令或擦除命令可以与相应地址一起被传输到半导体存储器装置100。
104.映射数据管理器205可以管理指示半导体存储器装置100中存储的数据的物理地址与逻辑地址之间的关系的映射数据。
105.作为示例，映射数据管理器205可以存储映射数据存储区域中存储的映射数据中的一些。当数据被存储在半导体存储器装置100的通用存储区域中时，映射数据管理器205可以生成或更新与所存储的数据相对应的映射数据。所生成的或更新后的映射数据可以与由命令生成器203生成的编程命令一起传输到半导体存储器装置100。半导体存储器装置100可以从控制器200接收编程命令和相应映射数据。半导体存储器装置100可以响应于接收到的编程命令将映射数据存储在映射数据存储区域113中。
106.图8是示出根据本公开的实施例的通用存储区域和映射数据存储区域的示图。
107.如上所述，存储器单元阵列110可以包括通用存储区域111和映射数据存储区域113。通用存储区域111和映射数据存储区域113可以是任意大小的数据存储区域。在实施例中，通用数据区域111可以包括多个存储块。在图8的示例中，通用存储区域111包括第一存储块blk1至第p存储块blkp。当从主机接收数据和写入请求时，控制器200可以控制半导体存储器装置100将接收到的数据编程到通用存储区域111中包括的存储块中的至少一个。
108.另外，在实施例中，映射数据存储区域113可以包括至少一个存储块。在图8的示例中，映射数据存储区域113包括第q存储块blkq至第z存储块blkz。
109.当由映射数据管理器205生成或更新映射数据时，控制器200可以控制半导体存储器装置100存储映射数据。为此，控制器200可以将所生成的或更新后的映射数据与编程命令一起传输到半导体存储器装置100。此时，控制器200可以将用于存储映射数据的物理地址一起传输到半导体存储器装置100。响应于接收到的编程命令，半导体存储器装置100可以将映射数据编程在第q存储块blkq至第z存储块blkz之中与接收到的地址相对应的存储块中。
110.在实施例中，当通用存储区域111中包括的任意存储块从开放块改变为封闭块时，控制器200可以控制半导体存储器装置100存储映射数据。因此，当控制器200中包括的随机存取存储器(ram)的容量较小时，可以有效地管理映射数据。
111.图9是示出根据本公开的实施例的操作控制器的方法的流程图。
112.参照图9，根据本公开的实施例的操作控制器的方法包括：从主机接收写入请求以及与写入请求相对应的数据(s110)，控制半导体存储器装置100将数据存储在多个存储块之中的选定存储块中(s130)，并且确定选定存储块是否已满(s150)。根据本公开的实施例的操作控制器的方法可以进一步包括：当选定存储块已满(s150：是)时，更新与选定存储块相对应的映射数据并且控制半导体存储器装置100存储更新后的映射数据。
113.在操作s110，控制器200可以从主机300接收写入请求和与写入请求相对应的数据。从主机300接收到的数据是用户数据和待存储在半导体存储器装置100的通用存储区域111中的数据。
114.在操作s130，响应于写入请求，控制器200可以控制半导体存储器装置100将用户数据存储在半导体存储器装置100的通用存储区域111中包括的存储块之中的选定存储块中。为此，控制器200可以生成用于存储从主机300接收到的数据的编程命令，并且将所生成的编程命令与数据一起传输到半导体存储器装置100。半导体存储器装置100可以响应于接
收到的编程命令将数据编程到选定存储块。
115.在操作s150中，控制器200确定选定存储块是否已满，即，选定存储块是否从开放块改变为封闭块。当选定存储块从开放块改变为封闭块(s150：是)时，控制器200更新与选定存储块相对应的映射数据并且控制半导体存储器装置100存储更新后的映射数据(s170)。更具体地，当从主机接收到的数据被存储在半导体存储器装置100的通用存储区域111中时(s130)，控制器200的映射数据管理器205可以生成或更新映射数据。命令生成器203可以生成用于控制半导体存储器装置100将所生成的或更新后的映射数据存储在映射数据存储区域113中的编程命令。控制器200可以将所生成的或更新后的映射数据与编程命令一起传输到半导体存储器装置100。响应于编程命令，半导体存储器装置100可以将接收到的映射数据编程到第q存储块blkq至第z存储块blkz中的至少一个中。
116.当选定存储块未满(s150：否)时，即，当选定存储块保持开放块状态时，可以不执行操作s170。
117.根据图9所示的实施例，当通用存储区域111中包括的任意存储块从开放块改变为封闭块时，控制器200可以控制半导体存储器装置100存储映射数据。因此，当控制器200中包括的ram的容量较小时，可以有效地管理映射数据。
118.图10a、图10b和图10c是示出根据本公开的实施例的操作图9中所示的控制器的方法的示图。
119.参照图10a至图10c，示出了属于通用存储区域111的第一存储块blk1和第二存储块blk2以及属于映射数据存储区113的第q存储块blkq。为了便于描述，省略了对除第一存储块blk1、第二存储块blk2和第q存储块blkq之外的存储块的说明。在图10a至10c中，每个存储块的阴影区域指示存储数据的区域，并且白色区域指示未存储数据的区域。例如，在图10a中，在第一存储块blk1和第二存储块blk2两者的一些区域中存储数据并且在其它区域中未存储数据。即，如图10a所示，第一存储块blk1和第二存储块blk2都是开放块。根据图10a，第q存储块blkq也是开放块，并且映射数据mapdata被存储在一些区域中。
120.示出了控制器200生成用于将数据data1存储在第一存储块blk1中的编程命令并将编程命令传输到半导体存储器装置100(s130)的情况。参照图10b，响应于从控制器200接收到的编程命令，数据data1被编程到第一存储块blk1。随着数据data1被编程到第一存储块blk1，第一存储块blk1变为已满状态(s150：是)。因此，控制器200更新映射数据，生成用于将更新后的映射数据存储在第q存储块blkq中的编程命令，并且将编程命令传输到半导体存储器装置100(s170)。因此，与第一存储块blk1相对应的更新映射数据mapdata’被存储在第q存储块blkq中。
121.下文中，如图10c所示，示出了控制器200生成用于将数据data2存储在第二存储块blk2中的编程命令并将编程命令传输到半导体存储器装置100(s130)的情况。参照图10c，响应于从控制器200接收到的编程命令，数据data2被编程到第二存储块blk2。随着数据data2被编程到第二存储块blk2，第二存储块blk2变为已满状态(s150：是)。因此，控制器200更新映射数据，生成用于将更新后的映射数据存储在第q存储块blkq中的编程命令，并且将编程命令传输到半导体存储器装置100(s170)。因此，与第二存储块blk2相对应的更新后的映射数据mapdata”被存储在第q存储块blkq中。
122.如参照图10a至图10c所述，在第二存储块blk2在第一存储块blk1从开放块改变为
封闭块的时间点剩余少量可用空间的情况下，第二存储块blk2也极有可能在短时间内变为封闭块。由于映射数据被频繁地更新并存储在半导体存储器装置100中，所以存储器系统1000的整体性能可能降低。相反，随着映射数据被更新并存储在半导体存储器装置100中的时段的增加，存储器系统1000的性能可以提高。
123.因此，当存在剩余少量可用空间的多个开放块时，之后可能频繁地执行更新映射数据并将更新后的映射数据存储在半导体存储器装置100中的操作。这可能是存储器系统1000的性能降低的原因。
124.根据本公开的另一实施例，当半导体存储器装置100中包括的任意存储块由于从主机300接收到的数据被存储而从开放块改变为封闭块时，控制半导体存储器装置100将虚设数据存储在剩余少量可用空间的另一开放块中。下文中，共同执行更新改变为封闭块的两个或更多个存储块的映射数据的操作和将更新后的映射数据存储在半导体存储器装置100中的操作。因此，可以降低更新映射数据的操作和将更新后的映射数据存储在半导体存储器装置100中的操作的执行频率。结果，存储器系统1000的性能得以提高。
125.图11是示出根据本公开的另一实施例的操作控制器的方法的流程图。
126.参照图11，根据本公开的实施例的操作控制器的方法包括：从主机接收写入请求以及与写入请求相对应的数据(s210)，控制半导体存储器装置100将数据存储在多个存储块之中的第一存储块中(s220)，以及确定第一存储块是否已满(s230)。
127.根据本公开的实施例的操作控制器的方法可以进一步包括：当第一个存储块已满(s230：是)时，从多个存储块之中确定待存储虚设数据的第二存储块(s240)，控制半导体存储器装置100将虚设数据存储在第二存储块的可用空间中(s250)，以及更新与第一存储块和第二存储块相对应的映射数据并控制半导体存储器装置100存储更新后的映射数据(s260)。
128.在操作s210中，控制器200可以从主机300接收写入请求和与写入请求相对应的数据。从主机300接收到的数据是用户数据和待存储在半导体存储器装置100的通用存储区域111中的数据。
129.在操作s220中，响应于写入请求，控制器200可以控制半导体存储器装置100将用户数据存储在半导体存储器装置100的通用存储区域111中包括的存储块之中的第一存储块中。为此，控制器200可以生成用于存储从主机300接收到的数据的编程命令，并且将所生成的编程命令与数据一起传输到半导体存储器装置100。半导体存储器装置100可以响应于接收到的编程命令将数据编程到第一存储块。
130.在操作s230中，控制器200确定第一存储块是否已满，即，选定第一存储块是否从开放块改变为封闭块。当第一存储块从开放块改变为封闭块(s230：是)时，控制器200从通用存储区域111中包括的存储块之中确定待存储虚设数据的第二存储块(s240)。在操作s240中，可以将通用存储区域111中包括的存储块之中剩余少量可用空间的开放块确定为第二存储块。
131.在操作s250中，控制器200控制半导体存储器装置100将虚设数据存储在所确定的第二存储块中。在这种情况下，虚设数据是大小占用第二存储块的所有可用空间的数据。随着操作s250被执行，第二存储块已满，并且因此第二存储块也从开放块改变为封闭块。
132.下文中，控制器200更新与改变成封闭块的第一存储块和第二存储块相对应的映
射数据并存储更新后的映射数据(s260)。更具体地，控制器200的映射数据管理器205可以生成或更新第一存储块和第二存储块的映射数据。命令生成器203可以生成用于控制半导体存储器装置100将所生成的或更新后的映射数据存储在映射数据存储区域113中的编程命令。控制器200可以将所生成的或更新后的映射数据与编程命令一起传输到半导体存储器装置100。响应于编程命令，半导体存储器装置100可以将接收到的映射数据编程到第q存储块blkq至第z存储块blkz中的至少一个中。
133.当第一存储块未满(s230：否)时，即，当第一存储块保持开放块状态时，可以不执行操作s240至s260。
134.根据图11所示的实施例，当通用存储区域111中包括的任意存储块从开放块改变为封闭块时，控制器200可以控制半导体存储器装置100存储映射数据。因此，当控制器200中包括的ram的容量较小时，可以有效地管理映射数据。
135.另外，根据图11所示的实施例，当通用存储区域111中包括的任意存储块从开放块改变为封闭块时，控制器200控制半导体存储器装置100选择剩余少量可用空间的第二存储块并将虚设数据存储在第二存储块中。因此，剩余少量可用空间的第二存储块被强制改变为封闭状态。
136.下文中，控制器可以同时执行更新第一存储块和第二存储块的映射数据的操作以及将更新后的映射数据存储在半导体存储器装置100中的操作。因此，可以降低更新映射数据的操作和将更新后的映射数据存储在半导体存储器装置100中的操作的执行频率。结果，存储器系统1000的性能得以提高。
137.图12是示出根据本公开的又一实施例的控制器的框图。
138.如上面参照图7所述，块管理器201可以存储关于半导体存储器装置100中包括的多个存储块的信息。例如，块管理器201可以包括关于半导体存储器装置100中包括的开放块、空闲块或封闭块的信息。块管理器201可以管理作为关于存储块的信息的块信息inf_blk。另外，块管理器201可以将块信息inf_blk传输到命令生成器203。
139.命令生成器203可以生成用于控制半导体存储器装置100的操作的命令cmd。命令生成器203可以将所生成的命令cmd传输到半导体存储器装置100。当所生成的命令cmd是编程命令时，命令生成器203可以将待编程的数据data与命令cmd一起传输到半导体存储器装置100。作为示例，图12所示的数据data可以是从主机300接收的用户数据。
140.映射数据管理器205可以管理指示半导体存储器装置100中存储的数据的物理地址与逻辑地址之间的关系的映射数据mapdata。当映射数据mapdata要被编程到半导体存储器装置100时，映射数据管理器205可以将映射数据mapdata传输到命令生成器203。在这种情况下，命令生成器203可以将接收到的映射数据mapdata作为待编程的数据data传输到半导体存储器装置100。
141.命令生成器203可以基于从块管理器201接收到的块信息inf_blk来确定存储虚设数据的存储块。如上面参照图11所述，当第一存储块变得写满数据(s230：是)时，控制器200的命令生成器203可以在多个存储块之中确定用于存储虚设数据的第二存储块(s240)。从块管理器201接收到的块信息inf_blk可以用于确定第二存储块。
142.命令生成器203可以生成用于将虚设数据存储在所确定的第二存储块中的编程命令，并且将所生成的编程命令与虚设数据一起传输到半导体存储器装置(s250)。半导体存
储器装置100可以响应于接收到的编程命令而将虚设数据存储在第二存储块中。因此，第二存储块可以从开放块改变为封闭块。下文中，映射数据管理器205可以更新与第一存储块和第二存储块相对应的映射数据。更新后的映射数据可以被传输到命令生成器203。
143.图13a、图13b和图13c是示出根据本公开的实施例的操作图12中所示的控制器的方法的示图。
144.参照图13a至图13c，示出了属于通用存储区域111的第一存储块blk1和第二存储块blk2以及属于映射数据存储区域113的第q存储块blkq。为了便于描述，省略了对除第一存储块blk1、第二存储块blk2和第q存储块blkq之外的存储块的说明。在图13a至图13c中，每个存储块的阴影区域指示存储数据的区域，并且白色区域指示未存储数据的区域。例如，在图13a中，在第一存储块blk1和第二存储块blk2两者的一些区域中存储数据并且在其它区域中未存储数据。即，如图13a所示，第一存储块blk1和第二存储块blk2都是开放块。根据图13a，第q存储块blkq也是开放块，并且映射数据mapdata被存储在一些区域中。
145.示出了控制器200生成用于将数据data1存储在第一存储块blk1中的编程命令并将编程命令传输到半导体存储器装置100(s220)的情况。参照图13b，响应于从控制器200接收到的编程命令，数据data1被编程到第一存储块blk1。随着数据data1被编程到第一存储块blk1，第一存储块blk1变为已满状态(s230：是)。因此，控制器200从多个存储块之中确定用于存储虚设数据的第二存储块(s240)。在图13a至图13c的示例中，第二存储块blk2被确定为存储虚设数据的存储块。即，第二存储块blk2被确定为用于存储虚设数据的目标存储块。
146.下文中，如图13c所示，控制器200控制半导体存储器装置将虚设数据存储在第二存储块blk2的可用空间中(s250)。因此，第二存储块blk2变为已满状态。因为第一存储块blk1和第二存储块blk2从开放块改变为封闭块，所以将与第一存储块blk1和第二存储块blk2相对应的更新后的映射数据mapdata’存储在第q存储块blkq中(s260)。
147.如参照图13a至图13c所述，在第二存储块blk2在第一存储块blk1从开放块改变为封闭块的时间点剩余少量可用空间的情况下，控制器200控制半导体存储器装置100将虚设数据存储在第二存储块blk2中。因此，第二存储块blk2被人为地(artificially)从开放块改变为封闭块。下文中，共同执行更新被改变为封闭块的两个或更多个存储块的映射数据的操作和将更新后的映射数据存储在半导体存储器装置100中的操作。因此，可以降低更新映射数据的操作和将更新后的映射数据存储在半导体存储器装置100中的操作的执行频率。结果，存储器系统1000的性能得以提高。
148.图14是示出根据本公开的实施例的图11的操作s240的示例的流程图。即，图14示出了从多个存储块之中确定用于存储虚设数据的第二存储块的实施例。
149.参照图14，图11的操作s240包括：参考(refer to)与除第一存储块之外的剩余存储块之中的开放块相对应的每个存储块的可用空间(s310)，以及将可用空间小于预定参考值的存储块确定为第二存储块(s330)。
150.在操作s310，命令生成器203可以接收从块管理器201接收的块信息inf_blk。命令生成器203可以通过块信息inf_blk来参考与开放块相对应的每个存储块的可用空间。
151.在操作s330中，命令生成器203可以将与开放块相对应的存储块之中可用空间小于预定参考值的存储块确定为第二存储块。即，在开放块之中，可以将可用空间小于预定参
考值的存储块确定为第二存储块。
152.在特定情况下，可能在操作s330中确定一个第二存储块。在这种情况下，在操作s250中，控制器200可以控制半导体存储器装置100将虚设数据存储在一个所确定的第二存储块中。下文中，可以更新与第一存储块和第二存储块(即，两个存储块)相对应的映射数据，并且可以将更新后的映射数据存储在半导体存储器装置中(s260)。
153.在另一情况下，可能在操作s330中确定两个或更多个第二存储块。在这种情况下，在操作s250中，控制器200可以控制半导体存储器装置100将虚设数据存储在两个或更多个所确定的第二存储块中。下文中，可以更新与第一存储块和多个第二存储块(即，三个或更多个存储块)相对应的映射数据，并且可以将更新后的映射数据存储在半导体存储器装置中(s260)。
154.在又一情况下，可能不存在操作s330中确定的第二存储块。即，所有开放块的可用空间可以大于预定参考值。在这种情况下，可以不存储虚设数据，并且可以仅更新与第一存储块相对应的映射数据并且可以将更新后的映射数据存储在半导体存储器装置中。
155.图15是示出根据本公开的实施例的图11的操作s240的另一示例的流程图。即，图15示出了从多个存储块之中确定用于存储虚设数据的第二存储块的另一实施例。
156.参照图15，图11的操作s240包括参考与除第一存储块之外的剩余存储块之中的开放块相对应的每个存储块的可用空间(s310)，并且将开放块之中可用空间最小的存储块确定为第二存储块(s335)。
157.在操作s310，命令生成器203可以接收从块管理器201接收的块信息inf_blk。命令生成器203可以通过块信息inf_blk来参考与开放块相对应的每个存储块的可用空间。可以以与图14的操作s310大体相同的方法来执行图15的操作s310。
158.在操作s335，命令生成器203可以将与开放块相对应的存储块之中可用空间最小的存储块确定为第二存储块。即，在开放块之中，可以将可用空间最小的存储块确定为第二存储块。在这种情况下，在操作s335中，将一个存储块确定为第二存储块。在操作s250，控制器200可以控制半导体存储器装置100将虚设数据存储在一个所确定的第二存储块中。下文中，可以更新与第一存储块和第二存储块(即，两个存储块)相对应的映射数据，并且可以将更新后的映射数据存储在半导体存储器装置中(s260)。
159.在实施例中，通用存储区域111可以包括至少一个单层单元(slc)块和至少一个多层单元(mlc)块。根据实施例，slc块可以用作缓冲存储块。即，传输到半导体存储器装置100的数据可以被首先存储在slc块中。由于数据被持续存储在slc块中，因此当slc块变为已满状态时，slc块中存储的数据可以被传送到mlc块。
160.作为另一示例，通用存储区域111可以包括至少一个slc块和至少一个三层单元(tlc)块。根据实施例，slc块可以用作缓冲存储块。即，传输到半导体存储器装置100的数据可以被首先存储在slc块中。由于数据被持续存储在slc块中，因此当slc块变为已满状态时，slc块中存储的数据可以被传送到tlc块。
161.在图14和图15的实施例中，可以在slc块之中确定第二存储块。如上所述，在实施例中，半导体存储器装置100可以包括slc块和mlc块两者。在这种情况下，可以从具有开放块状态的slc块之中选择成为虚设数据的存储目标的第二存储块。更具体地，当mlc块已满时，可以将slc块确定为第二存储块。在又一实施例中，半导体存储器装置100可以包括slc
块和tlc块两者。在这种情况下，可以从具有开放块状态的slc块之中选择成为虚设数据的存储目标的第二存储块。更具体地，当tlc块已满时，可以将slc块确定为第二存储块。
162.根据又一实施例，可以从mlc块或tlc块中确定第二存储块。例如，半导体存储器装置100可以包括slc块和mlc块。在这种情况下，当slc块已满时，可以将具有开放块状态的任意mlc块确定为第二存储块。作为又一示例，半导体存储器装置100可以包括slc块和tlc块。在这种情况下，当slc块已满时，可以将具有开放块状态的任意tlc块确定为第二存储块。
163.图16是示出根据本公开的实施例的图1中所示的控制器的示例的框图。
164.参照图16，控制器200连接到半导体存储器装置100和主机host。半导体存储器装置100可以是参照图2描述的半导体存储器装置。控制器200与图1或图7的控制器200相对应。下文中，省略重复的描述。
165.控制器200被配置成响应于来自主机host的请求而访问半导体存储器装置100。例如，控制器200被配置成控制半导体存储器装置100的读取操作、写入操作、擦除操作和后台操作。控制器200被配置成提供半导体存储器装置100和主机host之间的接口。控制器200被配置成驱动用于控制半导体存储器装置100的固件。
166.控制器200包括随机存取存储器(ram)210、处理单元220、主机接口230、存储器接口240和错误校正块250。ram 210用作处理单元220的操作存储器、半导体存储器装置100与主机host之间的高速缓存存储器以及半导体存储器装置100与主机host之间的缓冲存储器中的至少一个。另外，ram 210可以用作临时存储待传输到半导体存储器装置100的命令的命令队列。在实施例中，ram 210可以包括静态随机存取存储器(sram)和动态存取随机存取存储器(dram)中的至少一种。
167.处理单元220控制控制器200的整体操作。根据实施例，图7和图12所示的块管理器201和映射数据管理器205可以以由处理单元220驱动的固件的形式实施。块管理器201可以将块信息inf_blk存储在ram 210中，并且映射数据管理器205可以将所生成或更新后的映射数据mapdat存储在ram 210中。
168.主机接口230包括用于在主机host与控制器200之间执行数据交换的协议。在实施例中，控制器200被配置成通过诸如以下的各种通信标准或接口中的至少一种与主机host通信：通用串行总线(usb)协议、多媒体卡(mmc)协议、外围组件互连(pci)协议、高速pci(pci-e或pcie)协议、高级技术附件(ata)协议、串行ata协议、并行ata协议、小型计算机系统接口(scsi)协议、增强型小型磁盘接口(esdi)协议、电子集成驱动器(ide)协议和私有协议。
169.存储器接口240与半导体存储器装置100接口连接。例如，存储器接口1240包括nand接口或nor接口。根据实施例，图7和图12中所示的命令生成器203可以利用存储器接口240来实施。
170.错误校正块250被配置成使用错误校正码(ecc)来检测并校正从半导体存储器装置100接收的数据的错误。处理单元220可以根据错误校正块250的错误检测结果来控制半导体存储器装置100调整读取电压并执行重新读取。在实施例中，错误校正块可以被设置为控制器200的组件。
171.控制器200和半导体存储器装置100可以被集成到一个半导体装置中。在实施例中，控制器200和半导体存储器装置100可以被集成到一个半导体装置中以形成存储卡。例
如，控制器200和半导体存储器装置100可以被集成到一个半导体装置中以形成诸如以下的存储卡：pc卡(个人计算机存储卡国际协会(pcmcia))、紧凑型闪存(cf)卡、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc或微型mmc)、安全数字(sd)卡(sd、迷你sd、微型sd或sdhc)和通用闪存(ufs)。
172.控制器200和半导体存储器装置100可以被集成到一个半导体装置中以形成半导体驱动器(固态驱动器(ssd))。半导体驱动器(ssd)包括被配置成将数据存储到半导体存储器中的存储器系统1000。当将包括控制器200和半导体存储器装置100的存储器系统1000用作半导体驱动器(ssd)时，连接到存储器系统1000的主机的操作速度显著提高。
173.作为另一示例，包括控制器200和半导体存储器装置100的存储器系统1000被设置为诸如以下的电子装置的各种组件中的一种：计算机、超级移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航装置、黑匣子、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、能够在无线环境中传输和接收信息的装置、配置家庭网络的各种电子装置中的一种、配置计算机网络的各种电子装置中的一种、配置远程信息处理网络的各种电子装置中的一种、rfid装置、或配置计算系统的各种组件中的一种。
174.在实施例中，半导体存储器装置100或包括半导体存储器装置100的存储器系统1000可以被安装为各种类型的封装。例如，半导体存储器装置100或存储器系统1000可以以诸如以下的方法来封装和安装：堆叠封装(pop)、球栅阵列(bga)、芯片级封装(csp)、塑料引线芯片载体(plcc)、塑料双列直插式封装(pdip)、叠片包装的管芯(a die in waffle pack)、晶圆形式管芯、板上芯片(cob)、陶瓷双列直插式封装(cerdip)、塑料公制四方扁平封装(mqfp)、薄型四方扁平封装(tqfp)、小外形集成电路封装(soic)、收缩型小外形封装(ssop)、薄型小外形封装(tsop)、系统级封装(sip)、多芯片封装(mcp)、晶圆级制造封装(wfp)或晶圆级处理堆叠封装(wsp)。
175.图17是示出根据本公开的实施例的图1的存储器系统的应用示例的框图。
176.参照图17，存储器系统2000包括半导体存储器装置2100和控制器2200。半导体存储器装置2100包括多个半导体存储器芯片。多个半导体存储器芯片被划分成多个组。
177.在图17中，多个组分别通过第一通道ch1至第k通道chk与控制器2200通信。每个半导体存储器芯片与参照图2描述的半导体存储器装置100中的那样类似地配置和操作。
178.每个组被配置成通过一个公共通道与控制器2200通信。控制器2200与参照图16描述的控制器200类似地配置，并且被配置成通过多个通道ch1至chk控制半导体存储器装置2100的多个存储器芯片。
179.图18是示出根据本公开的实施例的包括参照图17描述的存储器系统的计算系统的框图。
180.计算系统3000包括中央处理装置3100、随机存取存储器(ram)3200、用户接口3300、电源3400、系统总线3500和存储器系统2000。
181.存储器系统2000通过系统总线3500电连接到中央处理装置3100、ram 3200、用户接口3300和电源3400。通过用户接口3300提供或由中央处理装置3100处理的数据被存储在存储器系统2000中。
182.在图18中，半导体存储器装置2100通过控制器2200连接到系统总线3500。然而，半导体存储器装置2100可以被配置成直接连接到系统总线3500。此时，控制器2200的功能由中央处理装置3100和ram 3200执行。
183.在图18中，提供了参照图17描述的存储器系统2000。然而，存储器系统2000可以利用参照图16描述的包括控制器200和半导体存储器装置100的存储器系统来替换。
184.本说明书及附图中公开的本公开的实施例仅是为了便于描述本发明的技术内容和促进理解本公开的具体示例，而不应限制本公开的范围。对本公开所属领域的技术人员显而易见的是，除了本文公开的实施例和所附的权利要求书之外，还可以基于本公开的技术精神进行其它修改。此外，可以组合实施例以形成另外的实施例。