冗余填充方法、冗余填充装置以及电子设备与流程

1.本发明实施例涉及半导体技术领域，尤其涉及一种冗余填充方法、冗余填充装置以及电子设备。


背景技术：

2.在集成电路芯片的设计过程中，在完成时序和功能收敛后，会进入到可制造性设计dfm(design for manufacture)阶段，此时芯片电路版图上的图形布线并不均匀，因此需要对芯片的表面进行平坦化工艺来改善图形布线的均匀性，可平坦化工艺中又会给芯片带来蝶形缺陷和侵蚀缺陷。
3.在相关工艺中，一般采用冗余填充的方式来避免平坦化工艺给芯片带来上述缺陷，例如，将电路版图划分为若干个位置相对固定的网格并进行填充，导致电路版图上的关键区域可能会出现填充偏移的现象，使得相应设计的可制造性受到影响。


技术实现要素：

4.本发明实施例提供了一种冗余填充方法、冗余填充装置以及电子设备，旨在至少部分解决冗余填充方式容易导致电路版图上的关键区域上出现填充偏移的问题。
5.本发明实施例提供一种冗余填充方法，包括：提供第一电路版图；获取所述第一电路版图上的第一目标版图，以在所述第一目标版图上填充冗余图形；根据填充有所述冗余图形的所述第一目标版图确定所述第一电路版图上的第二目标版图；在所述第二目标版图上填充所述冗余图形。
6.其中，所述获取所述第一电路版图上的第一目标版图，以在所述第一目标版图上填充冗余图形，包括：扫描所述第一电路版图以获取所述第一目标版图；确定所述第一目标版图中的待填充区域以及填充方案；根据所述填充方案在所述待填充区域上填充所述冗余图形。
7.其中，所述确定所述第一目标版图中的待填充区域以及填充方案，包括：获取所述第一目标版图中的图形密度；根据所述图形密度确定所述待填充区域以及所述填充方案。
8.其中，所述根据填充有所述冗余图形的所述第一目标版图确定所述第一电路版图上的第二目标版图，包括：根据所述第一目标版图获取所述第一电路版图上的全部的所述第一目标版图；将所述第一目标版图与所述冗余图形合并；以所述冗余图形为标记图形，从全部的所述第一目标版图中筛选出未填充有所述冗余图形的所述第一目标版图，以确定所述第二目标版图。
9.其中，所述在所述第二目标版图上填充所述冗余图形之后，还包括：合并所有与所述冗余图形对应的所述标记图形以形成标记层；将所述标记层与所述第一电路版图合并以生成第二电路版图。
10.其中，所述将所述标记层与所述第一电路版图合并以生成第二电路版图之后，还包括：对所述第二电路版图进行设计规则检查。
11.其中，所述对所述第二电路版图进行设计规则检查之后，还包括：将所述第二电路版图中违反设计规则的所述冗余图形去除。
12.其中，所述填充方案包括如下至少一种：所述冗余图形的线宽、所述冗余图形的形状和所述冗余图形的布局。
13.本发明实施例提供一种电子设备，所述电子设备包括一个或多个存储器以及一个或多个处理器，所述一个或多个存储器存储有计算机可执行程序，所述计算机可执行程序被所述一个或多个处理器调用时，执行如上述所述的冗余填充方法。
14.本发明实施例还提供一种冗余填充装置，包括：提供模块，用于提供第一电路版图；获取模块，用于获取所述第一电路版图上的第一目标版图，以在所述第一目标版图上填充冗余图形；确定模块，用于根据填充有所述冗余图形的所述第一目标版图确定所述第一电路版图上的第二目标版图；填充模块，用于在所述第二目标版图上填充所述冗余图形。
15.本发明实施例提供一种冗余填充方法、冗余填充装置以及电子设备，冗余填充方法包括：提供第一电路版图；获取所述第一电路版图上的第一目标版图，以在所述第一目标版图上填充冗余图形；根据填充有所述冗余图形的所述第一目标版图确定所述第一电路版图上的第二目标版图；在所述第二目标版图上填充所述冗余图形。通过先从第一电路版图中获取第一目标版图，以确定需要在第一目标版图上填充的冗余图形并进行相应的冗余填充，之后根据该第一目标版图找到第一电路版图上的第二目标版图并填充相应的冗余图形，以保证第一电路版图中的关键区域上都填充有相同的冗余图形，从而避免了电路版图上的关键区域可能会出现填充偏移的现象。
附图说明
16.为了更清楚地说明本发明的技术方案，下面将对根据本发明而成的各实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
17.图1是本发明实施例提供的冗余填充方法的流程示意图；
18.图2a～2f是本发明实施例提供的冗余填充方法中各阶段的电路板图示意图；
19.图3是本发明实施例提供的冗余填充方法的另一流程示意图；
20.图4是本发明实施例提供的冗余填充方法的又一流程示意图；
21.图5是本发明实施例提供的窗格式冗余填充的应用示意图；
22.图6是本发明实施例提供的冗余填充装置的结构示意图；
23.图7是本发明实施例提供的电子设备的结构示意图。
具体实施方式
24.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
25.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
26.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
27.在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
28.下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
29.本发明实施例提供一种冗余填充方法、冗余填充装置以及电子设备。
30.请参阅图1，图1是本发明实施例提供的冗余填充方法的流程示意图，该冗余填充方法具体可用在对集成电路版图的可制造性设计中。如图1所示，该方法具体可以包括如下步骤：
31.步骤s101:提供第一电路版图。
32.其中，步骤s101完成后电路版图的结构示意图如图2a所示，在图2a中，以示出的目标图形11和非目标图形12、13为代表，其他重复的结构未全部示出。
33.具体的，该第一电路版图10为集成电路版图，示意了集成电路物理情况的平面几何形状，是底层步骤物理设计的结果。在本实施例中，该第一电路版图10的物理设计通过布局、布线等将逻辑综合的成果转换为物理版图文件，对应的文件格式为gds(graphic data stream，图形数据流)格式。该物理版图文件包含了各硬件单元在版图上的形状、面积和位置信息，进一步的，该第一电路版图10为包括金属结构的集成电路版图，金属结构可以为金属连线层或金属互连层，也即在本实施例中，该第一电路版图10可以定义为已进行过金属化或者多层互连工艺但未进行过冗余填充工艺的集成电路版图，因此，图2a中的电路版图由于未进行冗余填充工艺而为第一电路版图10。由于不同的金属结构的所起到的作用有所
不同，金属结构还可进一步分为关键图形以及非关键图形，在本实施例中，以目标图形11为关键图形，且一种非目标图形12和另一种非目标图形13为非关键图形为例，目标图形11对于尺寸精度的要求较高，其尺寸发生波动时对于半导体器件性能的影响较大。在本实施例中，目标图形11在第一电路版图10上的分布状态可以是阵列分布，也可以是随机分布，也即目标图形11可选择性地设置于第一电路版图10上的任一区域。
34.步骤s102:获取该第一电路版图上的第一目标版图，以在该第一目标版图上填充冗余图形。
35.请参阅图3，图3是本发明提供的该冗余填充方法的另一流程示意图，如图3所示，该步骤s102具体可以包括如下步骤：
36.步骤s1021:扫描该第一电路版图以获取该第一目标版图。
37.其中，步骤s1021完成后的电路板图的结构示意图如图2b所示。
38.在本实例中，通过扫描第一电路版图10的方式来获取该第一目标版图101，该第一目标版图101为包含目标图形11的最小版图，一个该第一目标版图101对应第一电路版图10上的一个关键区域。如图2b所示，可选择扫描起点为第一电路版图10左下角区域的原点o,并按照扫描方向为x方向和y方向来寻找第一电路版图10上的一个第一目标版图101，当找到第一个第一目标版图101时，停止扫描。其中，获取第一目标版图101所在第一电路版图10上的位置可以是通过分析目标图形11在第一电路版图10中所起到的关键作用所实现的。
39.步骤s1022:确定该第一目标版图中的待填充区域以及填充方案。
40.其中，步骤s1022完成后电路板图示意图如图2c所示。
41.当寻找到一个第一目标版图101之后，需要确定在当前第一目标版图101上可以填充如图2d所示的冗余图形14的待填充区域1011，避免在进行冗余填充时，将冗余图形14填充到目标图形11上，加重了表面形貌的分布差异。其中，步骤s1022具体可以包括：获取该第一目标版图中的图形密度；根据该图形密度确定该待填充区域以及该填充方案。在本实施例中，图形密度是指第一目标版图101中的目标图形11所占的面积除以第一目标版图101所占区域的面积，其中，该图形密度应满足金属层中内连线的最小密度准则，在本实施例中，当该图形密度小于设定范围，如10％～20％时，则进行冗余填充。另外，该图形密度也反映出目标图形11的实际分布，因此，根据目标图形11的实际分布来进一步设计对应的填充方案。
42.步骤s1023:根据该填充方案在该待填充区域上填充该冗余图形。
43.其中，步骤s1023完成后电路板图示意图如图2d所示。
44.具体的，对应的填充方案包括如下至少一种：冗余图形14的线宽、冗余图形的形状14和冗余图形14的布局。具体的，设计一定填充方案的目的一方面是改善刻蚀负载效应，另一方面还为了减小由于填充冗余图形14所带来的耦合电容，特别是当冗余填充应用于电路板图的全局时，增加的耦合电容越发明显，已对电路特性产生了较为明显的影响。在本实施例中，可具体通过设置冗余图形14的形状为正方形、菱形以及十字形中的至少一种，其中，相对于冗余图形14设置为正方形，冗余图形14设置为十字形或者菱形可进一步降低寄生耦合电容的大小。另外，需要说明的是，冗余图形14的布局以及线宽的设计是解决在第一目标版图101上出现刻蚀负载效应的主要方式，通过合理设置冗余图形14的线宽及布局(冗余图形14的行列排布)，使得冗余图形14以及目标图形11在第一目标版图101所在区域上的图形
密度是均匀的，由于增加的该冗余图形14并不用于器件实际的连接，是为了提高集成电路版图中金属结构的均匀性，这样，在化学机械研磨(chemical mechanical polish，cmp)工艺中可以减少缺陷的产生，提高cmp过程后芯片表面的平整度，极大减缓了刻蚀负载效应。经过步骤s102后，该第一电路版图10上已形成有冗余图形14，根据对该第一电路版图10的定义可知，图2d及后续的附图所对应的电路版图已不等同于图2a～图2c中对应的电路版图。
45.步骤s103:根据填充有该冗余图形的该第一目标版图确定该第一电路版图上的第二目标版图。
46.其中，步骤s103完成后的电路版图示意图如图2e所示。该第二目标版图102实际上为未填充有该冗余图形14的第一目标版图101的集合，该第二目标版图102可以包括一个或者多个未填充有该冗余图形14的第一目标版图101。在图2e中示出了该第二目标版图102可以包括一个未填充有该冗余图形14的该第一目标版图101，此时该第二目标版图102的整体形状与该第一目标版图101的形状相同。在本发明的其他实施例中，该第二目标版图102还可以包括多个未填充有该冗余图形14的该第一目标版图101，此时，该第二目标版图102的整体形状不同于该第一目标版图101的形状。
47.其中，请参阅图4，该步骤s103具体可以包括：
48.步骤s1031:根据该第一目标版图获取该第一电路版图上的全部的该第一目标版图。
49.其中，获取全部的第一目标版图101的方式也是通过扫描第一电路版图10对应的gds文件，由于在步骤s102中已经获取了一个第一目标版图101，在寻找全部的第一目标版图101时，只需要将扫描的图形对比第一个获取的第一目标版图101即可确定其他的第一目标版图101，而不需要依次分析扫描到的各目标图形11所起到的功能作用来判断，因此，根据该第一目标版图101来获取全部的第一目标版图101可以提升相应的获取速度。
50.步骤s1032:将该第一目标版图与该冗余图形合并。
51.步骤s1033:以该冗余图形为标记图形，从全部的该第一目标版图中筛选出未填充有该冗余图形的该第一目标版图，以确定该第二目标版图。
52.其中，当该第一目标版图101与该冗余图形14合并之后，由于冗余图形14为标记图形，因此，该冗余图形14可以起到标识的作用，以在该全部的该第一目标版图101中，可以区分出填充有该冗余图形14的第一目标版图101以及未填充有该冗余图形14的第一目标版图101，从而筛选出一个或者多个未填充有该冗余图形14的第一目标版图101，以确定该第二目标版图102。
53.步骤s104:在该第二目标版图上填充该冗余图形。
54.其中，步骤s104完成后的电路版图示意图如图2f所示。
55.在本实施例中，冗余图形14的材料可以是多晶硅或者金属铜，其中，金属铜用于线宽较小的冗余图形14。根据步骤s1021～s1023已经得到了对于第一目标版图101的可填充区域1011以及填充方案，因此，可对照填充有冗余图形14的第一目标版图101，参照其可填充区域1011以及填充方案，对第二目标版图102中的未填充有冗余图形14的第一目标版图101进行相同的冗余填充，从而使得全部的第一目标版图101上都填充有相同的冗余图形14。
56.在本实施例中，由于保证第一电路版图10中的所有的第一目标版图101都填充有相同的冗余图形14，也即在保证第一电路版图10中的所有的关键区域都填充有相同的冗余图形14，从而避免了电路版图上的关键区域可能会出现填充偏移的现象。
57.为了进一步说明本发明实施例与窗格式的冗余填充(dummy fill)的不同，请参阅图5，窗格冗余填充是一种固定的划分填充方法，就是将集成电路版图划分为面积相同的多个窗格100，如图5所示，该多个窗格100按照分布的位置的不同区分为窗格100a、窗格100b、窗格100c、窗格100d及窗格100e等。然后再基于每个窗格100的图形密度进行冗余填充，只要划分的窗格100的图形密度不符合预设标准(如窗格100a、窗格100d以及窗格100e)，则对该窗格100进行冗余填充。若划分的窗格100的图形密度符合预设标准(如窗格100b和窗格100c)，即使该窗格100的图形分布极其不均匀，甚至存在空白区域(如窗格100b中的b区域和窗格100c中的c区域)，也不会对该空白区域进行冗余填充。因此，如图5所示，若采用窗格式的冗余填充，则会导致在相同的第一目标版图101中填充不同的冗余图形，因此，基于本发明实施例所提供的填充方式可解决此问题。
58.请参阅图4，在步骤s104之后，还包括：
59.步骤s105:合并所有与该冗余图形对应的该标记图形以形成标记层；
60.步骤s106:将该标记层与该第一电路版图合并以生成第二电路版图。
61.其中，当标记层和第一电路版图10合并生成第二电路版图后，可在第二电路版图中的中起到标识出冗余图形14自身所在位置的作用，同时，通过该标识层还能间接起到指示目标图形11的作用。该第二电路版图(图中未示出)是通过合并第一电路版图10和该标记层所得到的电路版图，而该标记层包括所有与该冗余图形14对应的标记图形，因此，该第二电路版图可以定义为在第一电路版图10的基础上进一步包括所有的冗余图形14的集成电路版图。
62.如图4所示，在步骤s106之后，还包括：
63.步骤s107:对该第二电路版图进行设计规则检查。
64.在本实施例中，利用设计规则检查(design rule check，drc)以针对第二电路版图中的每个填充有冗余图形14的第一目标版图101执行扫描。设计规则检查是一个软件工具，用以判别电路布局是否符合一组设计规则,本实施例中的设计规则可以是冗余图形14的与金属结构之间的最小距离是否小于一固定值。
65.在步骤s107之后，还包括:
66.步骤s108：将该第二电路版图中违反设计规则的冗余图形去除。
67.其中，当冗余图形14的与金属结构之间的最小距离小于一固定值时，为了避免冗余图形14对金属结构造成功能性的影响，可选择将违反设计规则的冗余图形14去除。
68.根据上述实施例所描述的方法，本发明实施例将从冗余填充装置的角度进一步进行描述，冗余填充装置具体可以作为独立的实体来实现。
69.如图6所示，图6具体描述了本发明实施例提供的冗余填充装置，该冗余填充装置可以包括：提供模块20、获取模块30、确定模块40以及填充模块50,其中：
70.(1)提供模块20。
71.提供模块20，用于提供第一电路版图10。
72.其中，如图2a所示，具体的，该第一电路版图10为集成电路版图，示意了集成电路
物理情况的平面几何形状，是底层步骤物理设计的结果。在本实施例中，该第一电路版图10的物理设计通过布局、布线等将逻辑综合的成果转换为物理版图文件，对应的文件格式为gds(graphic data stream，图形数据流)格式。该物理版图文件包含了各硬件单元在版图上的形状、面积和位置信息，进一步的，该第一电路版图10为包括金属结构的集成电路版图，金属结构可以为金属连线层或金属互连层，也即在本实施例中，该第一电路版图10可以定义为已进行过金属化或者多层互连工艺但未进行过冗余填充工艺的集成电路版图，因此，图2a中的电路版图由于未进行冗余填充工艺而为第一电路版图10。由于不同的金属结构的所起到的作用有所不同，金属结构还可进一步分为关键图形以及非关键图形，在本实施例中，以目标图形11为关键图形，且一种非目标图形12和另一种非目标图形13为非关键图形为例，目标图形11对于尺寸精度的要求较高，其尺寸发生波动时对于半导体器件性能的影响较大。在本实施例中，目标图形11在第一电路版图10上的分布状态可以是阵列分布，也可以是随机分布，也即目标图形11可选择性地设置于第一电路版图10上的任一区域。
73.(2)获取模块30。
74.获取模块30，用于获取该第一电路版图10上的第一目标版图101，以在该第一目标版图101上填充冗余图形14。
75.该获取模块30具体用于扫描该第一电路版图10以获取该第一目标版图101，之后确定该第一目标版图101中的待填充区域1011以及填充方案，之后根据该填充方案在该待填充区域1011上填充该冗余图形14。
76.在本实例中，通过扫描第一电路版图10的方式来获取该第一目标版图101，该第一目标版图101为包含目标图形11的最小版图，一个该第一目标版图101对应第一电路版图10上的一个关键区域。如图2b所示，可选择扫描起点为第一电路版图10左下角区域的原点o,并按照扫描方向为x方向和y方向来寻找第一电路版图10上的一个第一目标版图101，当找到第一个第一目标版图时101时，停止扫描。其中，获取第一目标版图101所在第一电路版图10上的位置是通过分析目标图形11在第一电路版图10中所起到的关键作用所实现的。
77.当寻找到单个第一目标版图101之后，需要确定在当前第一目标版图101上可以填充冗余图形14的待填充区域1011，避免在进行冗余填充时，将冗余图形14填充到目标图形11上，加重了表面形貌的分布差异。可通过先获取该第一目标版图101中的图形密度，之后根据该图形密度确定该待填充区域以及该填充方案。在本实施例中，图形密度是指第一目标版图101中目标图形11所占的面积除以第一目标版图101所占区域的面积，其中，该图形密度应满足金属层中内连线的最小密度准则，在本实施例中，当该图形密度小于设定范围，如10％～20％时，则进行冗余填充。另外，该图形密度也反映出目标图形11的实际分布，因此，根据目标图形11的实际分布来进一步设计对应的填充方案。
78.具体的，对应的填充方案包括以下至少一种：冗余图形14的线宽、冗余图形的形状14和冗余图形14的布局。具体的，设计一定填充方案的目的一方面是改善刻蚀负载效应，另一方面还为了减小由于填充冗余图形14所带来的耦合电容，特别是当冗余填充应用于电路板图的全局时，增加的耦合电容越发明显，已对电路特性产生了较为明显的影响。在本实施例中，可具体通过设置冗余图形14的形状为正方形、菱形以及十字形中的至少一种，其中，相对于冗余图形14设置为正方形，冗余图形14设置为十字形或者菱形可进一步降低寄生耦合电容的大小。另外，需要说明的是，冗余图形14的布局以及线宽的设计是解决在第一目标
版图101上出现刻蚀负载效应的主要方式，通过合理设置冗余图形14的线宽及布局(冗余图形14的行列排布)，使得冗余图形14以及目标图形11在第一目标版图101所在区域上的图形密度是均匀的，由于增加的该冗余图形14并不用于器件实际的连接，是为了提高集成电路版图中金属结构的均匀性，这样，在化学机械研磨(chemical mechanical polish，cmp)工艺中可以减少缺陷的产生，提高cmp过程后芯片表面的平整度，极大减缓了刻蚀负载效应。在该第一电路版图10已经进行了冗余填充工艺后，该第一电路版图10上已形成有冗余图形14，根据对该第一电路版图10的定义可知，图2d及后续的附图所对应的电路版图已不等同于图2a～图2c中对应的电路版图。
79.(3)确定模块40。
80.确定模块40，用于根据填充有该冗余图形14的该第一目标版图101确定该第一电路版图10上的第二目标版图102。
81.该第二目标版图102实际上为未填充有该冗余图形14的第一目标版图101的集合，该第二目标版图102可以包括一个或者多个未填充有该冗余图形14的第一目标版图101。在图2e中示出了该第二目标版图102可以包括一个未填充有该冗余图形14的该第一目标版图101，此时该第二目标版图102的整体形状与该第一目标版图101的形状相同。在本发明的其他实施例中，该第二目标版图102还可以包括多个未填充有该冗余图形14的该第一目标版图101，此时，该第二目标版图102的整体形状不同于该第一目标版图101的形状。
82.该确定模块40具体用于根据该第一目标版图101获取该第一电路版图10上的全部的该第一目标版图101，之后将该第一目标版图101与该冗余图形14合并，之后以该冗余图形14为标记图形，从全部的该第一目标版图101中筛选出未填充有该冗余图形14的该第一目标版图101，以确定该第二目标版图102。
83.获取全部的第一目标版图101的方式也是通过扫描第一电路版图10对应的gds文件，由于在步骤s102中已经获取了一个第一目标版图101，在寻找全部的第一目标版图101时，只需要将扫描的图形对比第一个获取的第一目标版图101即可确定其他的第一目标版图101，而不需要依次分析扫描到的各目标图形11所起到的功能作用来判断，因此，根据该第一目标版图101来获取全部的第一目标版图101可以提升相应的获取速度。
84.当该第一目标版图101与该冗余图形14合并之后，由于冗余图形14为标记图形，因此，该冗余图形14可以起到标识的作用，以在该全部的该第一目标版图101中，可以区分出填充有该冗余图形14的第一目标版图101以及未填充有该冗余图形14的第一目标版图101，从而筛选出一个或者多个未填充有该冗余图形14的第一目标版图101，以确定该第二目标版图102。
85.(4)填充模块50。
86.填充模块50，用于在该第二目标版图102上填充该冗余图形14。
87.在本实施例中，冗余图形14的填充材料可以是多晶硅或者金属铜，其中，金属铜用于线宽较小的冗余图形14。根据已经得到了对于第一目标版图101的可填充区域1011以及填充方案，因此，可对照填充有冗余图形14的第一目标版图101，参照其可填充区域1011以及填充方案，对第二目标版图102中的未填充有冗余图形14的第一目标版图101进行相同的冗余填充，从而使得全部的第一目标版图101上都填充有相同的冗余图形14。在本实施例中，由于保证第一电路版图10中的所有的第一目标版图101都填充有相同的冗余图形14，也
即在保证第一电路版图10中的所有的关键区域都填充有相同的冗余图形14，从而避免了电路版图上的关键区域可能会出现填充偏移的现象。
88.请参阅图7，本发明实施例还提供一种电子设备70，如图7所示，该电子设备70包括一个或多个存储器72以及一个或多个处理器71，该一个或多个存储器72存储有计算机可执行程序，该计算机可执行程序被该一个或多个处理器71调用时，执行如上述实施例所提供的冗余填充方法。
89.本发明实施例提供一种冗余填充方法、冗余填充装置以及电子设备，冗余填充方法包括：提供第一电路版图；获取所述第一电路版图上的第一目标版图，以在所述第一目标版图上填充冗余图形；根据填充有所述冗余图形的所述第一目标版图确定所述第一电路版图上的第二目标版图；在所述第二目标版图上填充所述冗余图形。通过先从第一电路版图中获取第一目标版图，以确定需要在第一目标版图上填充的冗余图形并进行相应的冗余填充，之后根据该第一目标版图找到第一电路版图上的第二目标版图并填充相应的冗余图形，以保证第一电路版图中的关键区域都填充有相同的冗余图形，从而避免了电路版图上的关键区域可能会出现填充偏移的现象。
90.除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效替换形成的技术方案，均落在本发明要求的保护范围。
91.综上所述，虽然本发明已将优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。