一种CIS芯片的数模混合仿真方法及系统与流程

一种cis芯片的数模混合仿真方法及系统
技术领域
1.本发明涉及数模混合芯片检测技术领域，具体而言，涉及一种cis芯片的数模混合仿真方法及系统。


背景技术：

2.cis即cmos图像传感器，是典型的数字模拟混合电路。由于cis的电路组成十分复杂，需要通过系统性仿真对芯片整体的功能和连接的正确性进行确认。
3.目前，常见的数模混合芯片的功能和连接的确认方法包括：
4.功能确认，即在设计阶段通过数字电路和模拟电路的设计或验证团队各自进行仿真来对芯片的功能进行确认。其中，模拟电路部分通过给各个电路模块的input端输入激励，给各个电路模块的output端添加负载，然后进行spice仿真；数字电路部分则通过ovm/uvm环境的期望值一致/覆盖率来对各个电路模块的功能进行确认。
5.连接确认，即在数字电路和模拟电路组合完成之后，各个设计团队协同起来对模块间的连接关系正确性进行人工检查。
6.除了上述在芯片设计阶段进行确认的方法外，还可以在芯片设计完成之后量产之前，通过对试流片的芯片进行测试来对芯片的功能和连接的正确性件检查。
7.随着摩尔定律，相同面积的芯片上将会集成更多的电路，采用上述三种方式来对数模混合芯片的功能和连接的正确性进行确认存在以下不足：
8.功能确认方法无法对数字电路-数字电路之间、模拟电路-模拟电路之间、数字电路-模拟电路之间的连接正确性，以及芯片整体的功能正确性进行确认；
9.连接确认方法采用人工检查方式，费时费力，工作效率低；
10.通过对试流片的芯片进行测试的方法，由于对芯片的测试处于设计完成后的试流片阶段，这种量产前修改电路的做法使得产品成本大大增加。
11.有鉴于此，特提出本技术。


技术实现要素：

12.本发明所要解决的技术问题是：在设计阶段单一的功能确认和连接确认无法对数模混合芯片进行整体性检测，且存在效率低的问题。本发明的目的在于提供一种cis芯片的数模混合仿真方法及系统，通过搭建系统级仿真环境，在仿真环境下将数字电路和模拟电路进行组合，实现在设计阶段对数模混合芯片进行系统级仿真，达到从整体上对数模混合芯片的功能和连接正确性进行快速、准确地检查的目的。
13.本发明通过下述技术方案实现：
14.一方面，
15.本发明提供一种cis芯片的数模混合仿真方法，包括以下步骤：
16.s1：将模拟电路中的多个模拟电路模块划分为多个不同的类型；
17.s2：根据不同类型的模拟电路模块，以数字顶层的方式搭建仿真环境，包括：配置
搭建仿真环境所需的资源，生成网表，制作模拟仿真工具配置文件，搭建测试平台，定义数字仿真工具与模拟仿真工具的转换接口，以及对模拟电路网表、数字电路rtl、verilog网表、测试平台和动作模型进行整合；
18.s3：在所述仿真环境下进行数模混合仿真，得到仿真结果；
19.s4：根据所述仿真结果对数模混合芯片的功能和连接正确性进行检测。
20.作为对本发明的进一步描述，所述s1包括：
21.将所多个模拟电路模块划分为：纯逻辑的模拟电路模块、仿真精度要求高且仿真速度慢的模拟电路模块、电路结构简单且复用度高的模拟电路模块、传感器采样的模拟电路模块和需确认模拟动作的模拟电路模块。
22.作为对本发明的进一步描述，所述配置搭建仿真环境所需的资源包括以下步骤：
23.定义每个类型的模拟电路模块在仿真环境中的存在形式；
24.确定每个类型的模拟电路模块和数字电路模块的仿真工具。
25.作为对本发明的进一步描述，所述定义每个类型的模拟电路模块在仿真环境中的存在形式包括以下步骤：
26.对于所述纯逻辑的模拟电路模块，verilog网表记录模拟电路模块中器件之间的连接关系；
27.对于所述仿真精度要求高且仿真速度慢的模拟电路模块，搭建模拟电路模块对应的数字模型；
28.对于所述电路结构简单且复用度高的模拟电路模块，对模拟电路模块进行ip数字模型化处理；
29.对于所述传感器采样的模拟电路模块，搭建模拟电路模块的混合信号动作模型；
30.对于所述需确认模拟动作的模拟电路模块，使用模拟电路网表记录模拟电路模块的器件参数和器件之间的连接关系。
31.作为对本发明的进一步描述，所述s2还包括：
32.将使用模拟电路网表的所有模拟电路模块打包放置在所述仿真环境的top层电路中。
33.作为对本发明的进一步描述，
34.所述生成网表包括：提取模拟电路网表和verilog网表；
35.所述制作模拟仿真工具配置文件包括：配置模拟仿真工具在使用时的精度；
36.所述搭建测试平台包括：模拟数模混合芯片的外部环境，编写数模混合芯片的时钟生成功能、寄存器配置功能和输入端子的激励生成功能，定义仿真精度和仿真时长，以及实例化顶层电路。
37.作为对本发明的进一步描述，所述s3之前还包括以下步骤：
38.对仿真环境进行bug测试；
39.分析测试结果，根据分析结果对仿真环境进行优化。
40.另一方面，
41.本发明提供一种cis芯片的数模混合仿真系统，包括：
42.模拟电路分类模块，用于将模拟电路中的多个模拟电路模块划分为多个不同的类型；
43.仿真环境搭建模块，用于根据不同类型的模拟电路模块，以数字顶层的方式搭建仿真环境；
44.所述仿真环境搭建模块包括：
45.资源配置单元，用于配置搭建仿真环境所需的资源；
46.网表抽取单元，用于提取模拟电路网表和verilog网表；
47.文件制作单元，用于制作模拟仿真工具配置文件和数模转换文件；
48.平台搭建单元，搭建测试平台；
49.接口设置单元，用于定义数字仿真工具与模拟仿真工具的转换接口；
50.环境整合单元，用于对模拟电路网表、数字电路rtl、verilog网表、测试平台和寄存器传输电平进行整合；
51.数模混合仿真模块，用于在所述仿真环境下进行数模混合仿真，得到仿真结果；
52.仿真结果检测模块，用于根据所述仿真结果对数模混合芯片的功能和连接正确性进行检测。
53.作为对本发明的进一步描述，所述资源配置单元包括：
54.verilog网表记录子单元，用于使用verilog网表记录所述纯逻辑的模拟电路模块中器件之间的连接关系；
55.数字模型搭建子单元，用于搭建所述仿真精度要求高且仿真速度慢的模拟电路模块对应的数字模型；
56.ip数字模型化子单元，用于对所述电路结构简单且复用度高的模拟电路模块进行ip数字模型化处理；
57.混合信号动作模型搭建子单元，用于搭建所述传感器采样的模拟电路模块的混合信号动作模型；
58.模拟电路网表记录子单元，用于使用模拟电路网表记录所述需确认模拟动作的模拟电路模块中各器件的参数以及器件之间的连接关系；
59.模拟电路模块分配子单元，用于将使用模拟电路网表记录的所有模拟电路模块打包放置在所述仿真环境的top层电路中。
60.作为对本发明的进一步描述，所述系统还包括：
61.环境测试模块，用于对仿真环境进行bug测试；
62.环境优化模块，用于对测试结果进行分析，并根据分析结果对仿真环境进行优化。
63.本发明与现有技术相比，具有如下的优点和有益效果：
64.1、本发明实施例提供的一种cis芯片的数模混合仿真系统，通过搭建系统级仿真环境，将数字电路和模拟电路在仿真环境中组合在一起，实现了数字仿真和模拟仿真同步进行，从而在设计阶段便能够从整体上对数模混合芯片进行仿真，对芯片的功能和连接的正确性进行检测；相较于现有技术而言，扩大了检测范围，降低了人工成本，提高了检测效率，降低了流片后测试失败的风险；
65.2、本发明对模拟电路中不同类型的模拟电路模块进行了类型划分，并确定了不同类型的模拟电路模块在仿真环境中的存在形式(模拟电路网表、verilog网表、动作模型等)和使用的仿真工具，进一步提高了仿真速度；
66.3、本发明在数模混合仿真时为高精度低速需求的模拟电路模块搭建数字模型，在
数模混合仿真时为仿真精度要求较高但仿真速度较慢的电路，搭建了数字模型，一方面提高了仿真速度，另一方面避免了单纯使用仿真精度较低的模拟电路仿真工具容易带来仿真结果误差的问题；
67.4、本发明对电路结构简单且复用度高的模拟电路模块进行ip数字模型化处理，提高了仿真效率，降低了仿真环境的复杂度和冗余度；
68.5、本发明对特殊类型的模拟电路模块搭建了多个不同的动作模型，对传感器采样的模拟电路模块搭建了混合信号动作模型，解决了模拟仿真过程中光-电采样动作无法重现的问题；
69.6、本发明使用模拟电路网表记录所述需确认模拟动作的模拟电路模块中各器件的参数以及器件之间的连接关系，通过模拟仿真工具调用模拟电路网表可以仿真出其模拟电路动作，保证了必要的模拟动作(ad转换/电流/电压/耦合/增益等)也能在该结果中进行确认；
70.7、本发明将使用模拟电路网表记录的所有模拟电路模块打包放置在所述仿真环境的top层中，实现从top层抽出模拟电路网表，而不用针对每个模拟电路模块均执行一次网表抽取操作，提高了操作效率；并且，将模拟电路模块打包放置在top层实现了模拟电路和数字电路之间的信号转换统一在top层中定义，可避免不同的模拟电路和数字电路之间的分别定义，提高了操作效率和环境可读性。
附图说明
71.为了更清楚地说明本发明示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
72.图1为本发明实施例1提供的一种cis芯片的数模混合仿真方法流程图；
73.图2为本发明实施例1提供的cis数模混合芯片电路结构示意图；
74.图3为本发明实施例1提供的模拟电路分析/分类原理示意图；
75.图4为本发明实施例1提供的一种纯逻辑的模拟电路的结构示意图；
76.图5为本发明实施例1提供的一种与时钟相关的锁相环电路的结构示意图；
77.图6为本发明实施例1提供的一种电路结构简单且复用度高的io电路结构示意图；
78.图7为本发明实施例1提供的cis数模混合仿真环境结构示意图；
79.图8为本发明实施例1提供的一种单个4管有源像素单元结构示意图；
80.图9为本发明实施例1提供的一种adc电路结构示意图；
81.图10为本发明实施例1提供的一种偏置电压/电流生成电路结构示意图；
82.图11为本发明实施例1提供的一种电流镜电路结构示意图；
83.图12为本发明实施例1提供的模拟仿真工具xa的配置文件的源代码示意图；
84.图13为本发明实施例1提供的基于模拟仿真工具xa和数字仿真工具vcs的信号转换文件配置源代码示意图；
85.图14为本发明实施例1提供的vcs的仿真执行时的环境整合命令源代码示意图；
86.图15为本发明实施例1提供的利用本实施例提供的检测数模混合芯片的功能和连
接正确性的方法所得到得数模混合仿真的结果的部分波形图。
具体实施方式
87.为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
88.在以下描述中，为了提供对本发明的透彻理解阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实施例中，为了避免混淆本发明，未具体描述公知的结构、电路、材料或方法。
89.在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
90.在本发明的描述中，术语“前”、“后”、“左”、“右”、“上”、“下”、“竖直”、“水平”、“高”、“低”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明保护范围的限制。
91.实施例1
92.目前，关于数模混合芯片的功能和连接的确认方法中，功能的确认方法无法对数字电路-数字电路之间、模拟电路-模拟电路之间、数字电路-模拟电路之间的连接正确性，以及芯片整体的功能正确性进行确认；连接的确认方法采用人工检查方式，费时费力，工作效率低；通过对试流片的芯片进行测试的方法由于对芯片的测试处于设计完成后的试流片阶段，修改电路的成本高。
93.针对现有技术无法实现在设计阶段对数模混合芯片的功能和连接的正确性进行整体地、高效地检测的问题，本实施例提供了一种cis芯片的数模混合仿真方法，其方法流程了如图1所示，通过搭建系统级仿真环境，将数字电路和模拟电路在仿真环境中组合在一起，实现数字仿真和模拟仿真同步进行，从而在设计阶段便能够从整体上对数模混合芯片进行仿真，对芯片的功能和连接的正确性进行检测，达到相较于现有技术而言具有扩大检测范围，降低人工成本，提高检测效率，降低流片后测试失败的风险的技术效果；同时，该方法对模拟电路中的电路模块按照不同类型特征进行划分，针对不同类型的模拟电路模块分别定义其在仿真环境中适合的存在形式，并确定适配的模拟仿真工具，进一步提高仿真效率，以此达到最佳的仿真效果。
94.具体的，一种cis芯片的数模混合仿真方法，通过以下步骤实现：
95.s1：将模拟电路中的多个模拟电路模块划分为多个不同的类型。
96.如图2所示，cis的模拟电路部分主要由采样电路(像素)、采样驱动电路、量化电路(a-d转换)、偏置电压电流生成电路、时钟控制(锁相环+分频器)、mipi、io等组成。cis的数
字电路部分主要由逻辑控制生成电路、图像数据处理电路等组成。可知，cis的电路组成十分复杂。
97.本实施例提供的一种cis芯片的数模混合仿真方法，其目的是实现数字仿真和模拟仿真同步进行，进而在设计阶段便能够从整体上对数模混合芯片进行仿真。因此，需要将数字电路和模拟电路进行组合。然而，从图1中可以看出，cis的模拟电路包括较多种类的模拟电路模块，要实现对模拟电路的仿真就需要确定不同类型的模拟电路模块在仿真环境中的存在形式，以便达到最佳的仿真效果。
98.因此，本步骤中，对模拟电路进行分析和分类，将模拟电路中的多个模拟电路模块划分为：纯逻辑的模拟电路模块、仿真精度要求高且仿真速度慢的模拟电路模块、电路结构简单且复用度高的模拟电路模块、传感器采样的模拟电路模块和需确认模拟动作的模拟电路模块。对模拟电路进行分析/分类的原理参考图3。
99.s2：根据不同类型的模拟电路模块，以数字顶层的方式搭建仿真环境，包括：配置搭建仿真环境所需的资源，生成网表，制作模拟仿真工具配置文件，搭建测试平台，定义数字仿真工具与模拟仿真工具的转换接口，以及对模拟电路网表、数字电路rtl、verilog网表、测试平台和动作模型进行整合。
100.s2中，
101.所述配置搭建仿真环境所需的资源包括以下步骤：
102.s21：定义每个类型的模拟电路模块在仿真环境中的存在形式。
103.(1)对于纯逻辑的模拟电路模块，在仿真环境中使用verilog网表记录模拟电路模块中器件之间的连接关系。
104.网表是用于记录电路中器件及器件连接关系的文件。根据记录语言的不同，网表可分为verilog网表和模拟电路网表(如spice网表)等。其中，verilog网表仅表述电路中器件间的连接关系，一般用于数字仿真；而模拟电路网表不仅可以表述电路中器件间的连接关系，还可以记录器件的参数，通过模拟仿真工具可以仿真出系列模拟动作。
105.图4给出了一种纯逻辑的模拟电路的结构示例。该电路有门电路、flip-flop电路等纯逻辑电路结构组成。由上述对verilog网表和模拟电路网表的描述可知，使用verilog网表和模拟电路网表均能够实现对图4所示的电路的连接正确性进行确认。但由于verilog网表适用于数字仿真，其仿真速度较模拟电路网表更快，因此，仅针对电路的连接正确性确认而言，本实施例使用verilog网表，在满足确认连接正确性的要求的同时可加快数模混合仿真的速度。
106.(2)对于仿真精度要求高且仿真速度慢的模拟电路模块，在仿真环境中搭建模拟电路模块对应的数字模型。
107.图5给出了一种与时钟相关的锁相环电路的结构示例。由于数模混合仿真通常使用仿真速度较快但仿真精度偏低的模拟仿真工具。因此，对于仿真精度要求较高的电路来讲，在数模混合仿真中使用上述模拟仿真工具不能得到高精度的仿真结果；同时，由于与时钟相关的电路会涉及到时钟脉冲的来回切换，如果使用模拟仿真工具会增大数模混合仿真过程中的计算量，导致仿真速度减慢。
108.因此，本实施例采用在数模混合仿真时，针对仿真精度要求高且仿真速度慢的模拟电路模块，为其搭建相应的数字模型，并使用数字仿真，以此提高数模混合仿真的速度，
同时可避免单纯使用仿真精度较低的模拟电路仿真工具容易带来仿真结果误差的问题。
109.(3)对于所述电路结构简单且复用度高的模拟电路模块，对模拟电路模块进行ip数字模型化处理。
110.图6给出了一种电路结构简单且复用度高的io电路结构示例。如s2所述，本实施例采用数字顶层的方式搭建仿真环境，图7给出了cis数模混合仿真环境结构的示例。图7中，测试平台为数字环境并实例化了cis电路的top层。需说明的是，数字环境通过verilog代码编写，top层使用verilog网表。对于处在连接cis电路top层与测试平台的io模块而言，如果在数模混合仿真环境中使用模拟电路网表(如spice)，则需要定义两次“数字模拟”转换，这将导致仿真效率降低并增加仿真环境的复杂度和冗余度。另外，由于io电路结构简单，不同的cis电路中一般不会对io电路结构进行修改，即复用度高，因此，本实施例对电路结构简单且复用度高的模拟电路模块进行ip数字模型化处理，实现多次复用，以此降低仿真环境的复杂度和冗余度，提高数模混合仿真的效率。
111.(4)对于所述传感器采样的模拟电路模块，搭建模拟电路模块的混合信号动作模型。
112.本实施例所述的传感器采样的模拟电路模块，如cis的像素电路。由于像素电路在模拟仿真时无法仿真出光
→
电转换的动作，因此需要将像素电路用混合信号的动作模型(如veriloga)来代替。图8给出了一种单个4管有源型像素单元结构，cis电路中通常有成千上万个如图8所示的像素单元，而实际情况下每一个像素的pd(光电二极管)都可能转换出不同的像素值，而模拟仿真中无法重现上述情况。因此，本实施例在对于传感器采样的模拟电路模块，采用在仿真环境中为此类模拟电路模块搭建混合信号动作模型，用于模拟出每个像素单元产生的不同的像素值，以此解决模拟仿真过程中光-电采样动作无法重现的问题。
113.(5)对于所述需确认模拟动作的模拟电路模块，使用模拟电路网表记录模拟电路模块的器件参数和器件之间的连接关系。
114.根据上述关于模拟电路网表的描述，模拟电路网表不仅可以表述电路的器件间的连接关系，还可以记录电路中器件的参数。通过模拟仿真工具调用模拟电路网表可以仿真出其模拟电路动作(ad转换、电流、电压、耦合、偏置等)。
115.图9给出了一种adc电路结构，图10给出了一种偏置电压/电流生成电路结构，图11给出了一种电流镜电路结构。针对如图9至图11给出的此类需确认模拟动作的模拟电路模块，采用模拟电路网表记录模拟电路模块的器件参数和器件之间的连接关系，进而与模拟仿真工具配合，为不同的模拟电路模块搭建出合理的数模混合仿真环境，从而实现在较快仿真速度下完成系统级数模混合仿真的同时，保证了通过仿真结果能够对必要的模拟动作(ad转换/电流/电压/耦合/增益等)的进行确认。
116.(6)将使用模拟电路网表的所有模拟电路模块打包放置在所述仿真环境的top电路层中。
117.根据第(5)条所述，由于数模混合仿真时模拟电路和数字电路之间的信号需要使用“数字模拟”转换文件来进行转换。因此，将所有使用模拟电路网表的所有模拟电路模块打包放置在所述仿真环境的top层中，可实现从top层开始抽出模拟电路网表，而不用针对每一个模拟电路模块均执行一次抽取模拟电路网表的操作，提高了操作效率；并且，将模
拟电路模块打包放置在top层实现了模拟电路和数字电路之间的信号转换统一在top层中定义，可避免不同的模拟电路和数字电路之间的分别定义，提高了操作效率和环境可读性。
118.s22：确定每个类型的模拟电路模块和数字电路模块的仿真工具。
119.s21定义了每个类型的模拟电路模块在仿真环境中的存在形式。不同类型的模拟电路模块需要使用不同的仿真工具(数字电路仿真工具和模拟电路仿真工具)对其进行仿真。数模混合芯片的系统级仿真为大规模的电路仿真，为了进一步提高数模混合仿真的速度，本实施例对于模拟电路模块，在数模混合仿真中选择xa/hsim/fastspice等模拟电路仿真工具，其优点是仿真速度快，缺点是精度较低，但对于仅为满足对电路的功能和连接的正确性进行确认的要求而言，当前模拟电路仿真工具已能够达到本实施例所需的精度要求；对于数字电路模块，由于数模混合芯片的设计前期，数字电路通常为rtl代码，因此本实施例选择常规的数字仿真工具(如vcs/irun/xrun等)对数字电路进行仿真即可满足要求。
120.此外，模拟仿真工具与数字仿真工具一般都具有相互接入的接口设定，通过接口设定可实现对数字电路和模拟电路的同步仿真。
121.进一步的，s2中，
122.生成网表操作包括：使用calibre工具从打包后的模拟电路top层中提取模拟电路网表，以及使用virtuoso工具从top电路层中提取verilog网表；需补充说明的是，对于纯逻辑的模拟电路模块也需要提取verilog网表。
123.制作模拟仿真工具配置文件包括：配置模拟仿真工具在使用时的精度。模拟仿真工具在使用时还需要对其精度等进行配置。图12给出了为模拟仿真工具xa进行配置的源代码示例。其中，行1定义了仿真精度为3；行2定义了像素电路的混合信号模型文件名，使模拟仿真工具(如xa)识别混合信号模型通过并解析和仿真；行3和行4分别定义了电压波形和电流波形打印层次；行5定义了波形文件的格式为fsdb。
124.制作模数转换文件包括：设置数字信号与模拟信号之间的转换规则。模拟信号为连续信号(如电压/电流信号等)，数字信号为离散信号(包括0/1/不定/高阻四种状态)。因此在数模混合仿真中，模拟信号和数字信号之间不能直接进行信号传递，需要通过“数字模拟”转换规则来实现传递。图13给出了基于模拟仿真工具xa和数字仿真工具vcs的信号转换文件配置源代码示例。其中，行1即数字仿真工具对接模拟仿真工具的接口定义，其定义了模拟仿真工具xa、模拟电路网表文件的名字以及模拟工具的配置文件名字；行2定义了使用模拟仿真工具xa进行仿真的模拟电路网表名字；行3和行4定义了仿真工具xa-vcs间信号转换规则，其中行3的含义为信号由数字态转为模拟态，即逻辑0转换为模拟3.3v，逻辑1转换为模拟0v，上升/下降沿100ps，延迟300ps，行4的含义为信号由模拟态转换为数字态，即信号电压低于0.6v的视为逻辑0，大于2.7v视为逻辑1。
125.搭建测试平台包括：模拟数模混合芯片的外部环境，编写数模混合芯片的时钟生成功能、寄存器配置功能和输入端子的激励生成功能，定义仿真精度和仿真时长，以及实例化顶层电路。
126.整合：对模拟电路网表、数字电路rtl、verilog网表、测试平台和动作模型进行整合。图14给出了vcs的仿真执行时的环境整合命令源代码示例。用vcs的仿真执行命令以及vcs
→
xa的工具接口定义数字信号与模拟信号之间的转换规则，将包括模拟电路网表、测试平台、verilog网表、数字/混合信号模型和数字电路rtl进行整合。
127.s3：对仿真环境进行bug测试。
128.s4：分析测试结果，根据分析结果对仿真环境进行优化。
129.s5：在优化后的仿真环境下进行数模混合仿真，得到仿真结果；
130.s6：根据所述仿真结果对数模混合芯片的功能和连接正确性进行检测。
131.图15给出了利用本实施例提供的检测数模混合芯片的功能和连接正确性的方法所得到得数模混合仿真的结果的部分波形图。从图15中可以看出数字仿真和模拟仿真是同步进行的(数字信号变化和模拟信号变化是同时进行)，实现了系统级数字模拟混合仿真。并且通过仿真结果可以确认芯片的功能和连接性的正确性(即数字电路输入控制给模拟电路后，模拟电路在相应时间点是否得到相应的模拟结果)。
132.同时，通常cis的单个模拟电路模块单独进行高精度的1ms程度的基本功能仿真所需要的时间为1周左右。若将所有cis的模拟电路组合之后仿真则需要更长时间。利用本实施例所搭建的系统级数字模拟混合仿真环境，可在1～2天内完成1ms程度的数字+模拟的混合仿真，在仿真结果能够确认到cis整体功能+连接正确性的基础上，极大程度地提高了仿真速度，进而提高了设计/验证效率；并且保证了必要的模拟动作(ad转换/电流/电压/耦合/增益等)也能在该结果中进行确认。
133.综上，相较于目前主流的数模混合芯片电路的系统性功能和连接检查方法，本实施例通过搭建数模混合仿真环境，可实现早期(设计阶段)进行cis的数模混合芯片的系统级仿真，从而对芯片系统级功能和连接正确性的检查。避免人工确认所带来的效率低/确认遗漏风险大等不足，亦可进一步保证cis电路设计的正确性，降低流片后测试失败的风险。并且本方法根据cis数模混合芯片中不同的模拟电路模块特征，搭建较为合理的数模混合仿真环境，实现了在较快仿真速度下完成系统级数模混合仿真的同时，保证了通过仿真结果能够对必要的模拟动作(ad转换/电流/电压/耦合/增益等)的进行确认。
134.实施例2
135.本实施例提供了一种cis芯片的数模混合仿真系统，用于执行实施例1所述方法的各实施步骤。该系统包括：
136.模拟电路分类模块，用于将模拟电路中的多个模拟电路模块划分为多个不同的类型；
137.仿真环境搭建模块，用于根据不同类型的模拟电路模块，以数字顶层的方式搭建仿真环境；
138.所述仿真环境搭建模块包括：
139.资源配置单元，用于配置搭建仿真环境所需的资源；
140.网表抽取单元，用于提取模拟电路网表和verilog网表；
141.文件制作单元，用于制作模拟仿真工具配置文件和数模转换文件；
142.平台搭建单元，搭建测试平台；
143.接口设置单元，用于定义数字仿真工具与模拟仿真工具的转换接口；
144.环境整合单元，用于对模拟电路网表、数字电路rtl、verilog网表、测试平台和寄存器传输电平进行整合；
145.数模混合仿真模块，用于在所述仿真环境下进行数模混合仿真，得到仿真结果；
146.仿真结果检测模块，用于根据所述仿真结果对数模混合芯片的功能和连接正确性
进行检测。
147.其中，
148.所述资源配置单元包括：
149.verilog网表记录子单元，用于使用verilog网表记录所述纯逻辑的模拟电路模块中器件之间的连接关系；
150.数字模型搭建子单元，用于搭建所述仿真精度要求高且仿真速度慢的模拟电路模块对应的数字模型；
151.ip数字模型化子单元，用于对所述电路结构简单且复用度高的模拟电路模块进行ip数字模型化处理；
152.混合信号动作模型搭建子单元，用于搭建所述传感器采样的模拟电路模块的混合信号动作模型；
153.模拟电路网表记录子单元，用于使用模拟电路网表记录所述需确认模拟动作的模拟电路模块中各器件的参数以及器件之间的连接关系；
154.模拟电路模块分配子单元，用于将使用模拟电路网表记录的所有模拟电路模块打包放置在所述仿真环境的top层电路中。
155.作为对本发明的进一步描述，所述系统还包括：
156.环境测试模块，用于对仿真环境进行bug测试；
157.环境优化模块，用于对测试结果进行分析，并根据分析结果对仿真环境进行优化。
158.以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。