用于量化存储碎片和预测性能下降的存储系统和方法与流程

用于量化存储碎片和预测性能下降的存储系统和方法


背景技术：

1.存储系统的存储器的碎片可以降低存储系统的性能。当主机将更新写入先前存储在存储器中的文件时，可以出现此类碎片。随时间推移，碎片级可能增加，从而导致性能越来越降低。为了增加存储系统的性能，如果使文件的逻辑地址碎片化，则电子设备诸如个人计算机可执行文件系统碎片整理操作。
附图说明
2.图1a是一个实施方案的非易失性存储系统的框图。
3.图1b是示出一个实施方案的存储模块的框图。
4.图1c是示出一个实施方案的分级存储系统的框图。
5.图2a是示出根据一个实施方案的图1a所示的非易失性存储系统的控制器的部件的框图。
6.图2b是示出根据一个实施方案的图1a所示的非易失性存储系统的部件的框图。
7.图3是一个实施方案的主机和存储系统的框图。
8.图4是一个实施方案的主机、控制器和存储器裸片的框图。
9.图5是示出随着存储器感测增加的百分比而变化的顺序读取下降的一个实施方案的曲线图。
10.图6是示出顺序读取下降与碎片级之间的相关性的一个实施方案的曲线图。
11.图7是用于量化存储碎片和预测性能下降的一个实施方案的方法的流程图。
具体实施方式
12.以下实施方案整体涉及用于量化存储碎片和预测性能下降的存储系统和方法。在一个实施方案中，提出了一种存储系统，该存储系统包括存储器和控制器。该控制器被配置为：根据以下项确定针对存储器的多个逻辑块地址范围中的每个逻辑块地址范围的存储器碎片级：(i)读取处于其当前碎片状态的该逻辑块地址范围所需的存储器感测的数量，以及(ii)读取假设没有碎片的该逻辑块地址范围所需的存储器感测的数量；以及预测与所确定的存储器碎片级相关的顺序读取性能降低。
13.在另一个实施方案中，提供了一种方法，该方法包括：根据以下项计算针对存储器的多个逻辑块地址范围中的每个逻辑块地址范围的存储器碎片级：(i)读取处于其当前碎片状态的该逻辑块地址范围所需的存储器感测的数量，以及(ii)读取假设没有碎片的该逻辑块地址范围所需的存储器感测的数量；以及预测与所计算的存储器碎片级相关的顺序读取性能降低。在又一个实施方案中，提供了一种存储系统，该存储系统包括：存储器；用于确定针对多个逻辑块地址范围中的每个逻辑块地址范围的存储器碎片级的装置；和用于基于存储器碎片级预测顺序读取性能降低的装置。提供其他实施方案并且可以单独或组合使用。
14.现在转到附图，图1a至图1c示出了适用于实施这些实施方案的各方面的存储系
统。图1a是示出根据本文所述的主题的一个实施方案的非易失性存储系统100(在本文中有时称为存储设备或仅称为设备)的框图。参考图1a，非易失性存储系统100包括控制器102和可由一个或多个非易失性存储器裸片104组成的非易失性存储器。如本文所述，术语裸片是指在单个半导体基板上形成的非易失性存储器单元的集合，以及用于管理那些非易失性存储器单元的物理操作的相关联的电路。控制器102与主机系统进行交互，并且将用于读取操作、编程操作和擦除操作的命令序列传输到非易失性存储器裸片104。
15.控制器102(其可以是非易失性存储器控制器(例如，闪存、电阻随机存取存储器(reram)、相变存储器(pcm)或磁阻随机存取存储器(mram)控制器))可采用以下形式：例如，处理电路、微处理器或处理器，以及存储可由(微)处理器执行的计算机可读程序代码(例如，固件)的计算机可读介质、逻辑门、开关、专用集成电路(asic)、可编程逻辑控制器和嵌入式微控制器。控制器102可以配置有硬件和/或固件，以执行下文描述并且在流程图中示出的各种功能。另外，示出为在控制器内部的一些部件可也存储在控制器外部，并且可以使用其他部件。此外，短语“操作地与...通信”可能意味着直接或间接地(有线或无线)与一个或多个部件通信、通过一个或多个部件通信，其可在本文中示出或未示出。
16.如本文所用，非易失性存储器控制器是管理存储在非易失性存储器上的数据并且与主机诸如计算机或电子设备通信的设备。除了本文描述的特定功能外，非易失性存储器控制器可以具有各种功能。例如，非易失性存储器控制器可以对非易失性存储器进行格式化以确保存储器正在正确操作，标出坏的非易失性存储器单元，并且分配备用单元以替代将来的故障单元。备用单元中的一些部分可以用来容纳固件以操作非易失性存储器控制器并且实现其他特征。在操作中，当主机需要从非易失性存储器读取数据或向非易失性存储器写入数据时，它可与非易失性存储器控制器通信。如果主机提供要读取/写入数据的逻辑地址，那么非易失性存储器控制器可以将从主机接收的逻辑地址转换为非易失性存储器中的物理地址。(或者，主机可提供物理地址。)非易失性存储器控制器还可执行各种存储器管理功能，诸如但不限于损耗均衡(分配写入以避免损耗否则将被重复写入的特定存储器单元块)和垃圾收集(在块已满之后，仅将有效的数据页面移动到新块，因此可以擦除并且重用完整块)。另外，用于权利要求书中所述的“装置”的结构可包括例如本文所述的控制器的结构中的一些或全部，这些结构被适当编程或制造，使得控制器操作以执行所述功能。
17.非易失性存储器裸片104可以包括任何合适的非易失性存储介质，包括reram、mram、pcm、nand闪存存储器单元和/或nor闪存存储器单元。存储器单元可以采用固态(例如，闪存)存储器单元的形式，并且可以是可一次编程、可数次编程或可多次编程的。存储器单元还可以是单级单元(slc)、多级单元(mlc)、三级单元(tlc)、四级单元(qlc)，或者使用现在已知或之后开发的其他存储器单元级技术。另外，存储器单元可以二维方式或三维方式制造。
18.位于控制器102和非易失性存储器裸片104之间的接口可为任何合适的闪存接口，诸如切换模式200、400或800。在一个实施方案中，存储系统100可为基于卡的系统，诸如安全数字卡(sd)或微型安全数字(微型sd)卡(或usb、ssd等)。在另选的实施方案中，存储系统100可为嵌入式存储系统的部分。
19.虽然在图1a所示的示例中，非易失性存储系统100(本文有时称为存储模块)包括控制器102和非易失性存储器裸片104之间的单个信道，但是本文描述的主题不限于具有单
个存储器信道。例如，在一些存储系统架构中(诸如图1b和图1c中所示的架构)，控制器和存储器设备之间根据控制器的能力可以存在2个、4个、8个或更多个存储器信道。在本文描述的任何实施方案中，即使在附图中示出单个信道，控制器和存储器裸片之间也可以存在超过一个单个信道。
20.图1b示出了包括多个非易失性存储系统100的存储模块200。同样地，存储模块200可包括存储控制器202，该存储控制器与主机以及包括多个非易失性存储系统100的存储系统204进行交互。存储控制器202和非易失性存储系统100之间的接口可以是总线接口，诸如串行高级技术附件(sata)、外围部件快速互连(pcie)接口或双倍数据率(ddr)接口。在一个实施方案中，存储模块200可以是诸如在服务器pc或便携式计算设备诸如膝上型计算机和平板电脑中存在的固态驱动器(ssd)或非易失性双列直插式存储器模块(nvdimm)。
21.图1c是示出分级存储系统的框图。分级存储系统250包括多个存储控制器202，该多个存储控制器中的每个存储控制器控制相应的存储系统204。主机系统252可经由总线接口存取存储系统内的存储器。在一个实施方案中，总线接口可以是非易失性存储器快速(nvme)或以太网光纤信道(fcoe)接口。在一个实施方案中，图1c所示的系统可以是机架可安装的大容量存储系统，该机架可安装的大容量存储系统能够由多个主机计算机存取，诸如在数据中心中或在需要大容量存储的其他位置中可以找到。
22.图2a是更详细地示出控制器102的示例性部件的框图。控制器102包括与主机进行交互的前端模块108、与一个或多个非易失性存储器裸片104进行交互的后端模块110、以及执行现在将详细描述的功能的各种其他模块。模块可以采用以下形式：例如，设计用于搭配其他部件使用的封装功能硬件单元、能够由通常执行相关功能中的特定功能的(微)处理器或处理电路执行的程序代码的一部分(例如，软件或固件)，或者与更大系统进行交互的独立硬件或软件部件。控制器102在本文中有时可称为nand控制器或闪存控制器，但应当理解，控制器102可与任何合适的存储器技术一起使用，下文提供了其中一些的示例。
23.再次参考控制器102的模块，缓冲区管理/总线控制器114管理随机存取存储器(ram)116中的缓冲区，并且控制控制器102的内部总线仲裁。只读存储器(rom)118存储系统引导代码。虽然图2a所示为与控制器102分开定位，但在其他实施方案中，ram 116和rom 118中的一者或两者可以定位在控制器内。在又其他实施方案中，ram和rom的部分可位于控制器102内和控制器外部。
24.前端模块108包括主机接口120和提供与主机或下一级存储控制器的电接口的物理层接口(phy)122。可以取决于所使用的存储器的类型来选择主机接口120的类型。主机接口120的示例包括但不限于sata、sata express、串行附接小型计算机系统接口(sas)、光纤信道、通用串行总线(usb)、pcie和nvme。主机接口120通常有利于传送数据、控制信号和定时信号。
25.后端模块110包括错误校正代码(ecc)引擎124，该ecc引擎对从主机接收的数据字节进行编码，并且对从非易失性存储器读取的数据字节进行解码和错误校正。命令定序器126生成命令序列，诸如编程命令序列和擦除命令序列，以传输到非易失性存储器裸片104。raid(独立驱动器冗余阵列)模块128管理raid奇偶校验的生成和失败数据的恢复。raid奇偶校验可用作写入存储器设备104中的数据的附加级的完整性保护。在一些情况下，raid模块128可以是ecc引擎124的一部分。存储器接口130向非易失性存储器裸片104提供命令序
列并从非易失性存储器裸片104接收状态信息。在一个实施方案中，存储器接口130可以是双倍数据速率(ddr)接口，诸如切换模式200、400或800接口。闪存控制层132控制后端模块110的整体操作。
26.存储系统100还包括其他分立部件140，诸如外部电气接口、外部ram、电阻器、电容器或可与控制器102进行交互的其他部件。在另选的实施方案中，物理层接口122、raid模块128、媒体管理层138和缓冲区管理/总线控制器114中的一者或多者是控制器102中不需要的任选的部件。
27.图2b是更详细地示出非易失性存储器裸片104的部件的框图。非易失性存储器裸片104包括外围电路141和非易失性存储器阵列142。非易失性存储器阵列142包括用于存储数据的非易失性存储器单元。非易失性存储器单元可以是任何合适的非易失性存储器单元，包括采用二维配置和/或三维配置的reram、mram、pcm、nand闪存存储器单元和/或nor闪存存储器单元。非易失性存储器裸片104还包括高速缓存数据的数据高速缓存156。外围电路141包括提供状态信息到控制器102的状态机152。
28.再次返回图2a，闪存控制层132(其在本文中将被称为闪存转换层(ftl)，或者更一般地被称为“媒体管理层”，由于存储器可以不是闪存)处理闪存错误并与主机进行交互。具体地讲，ftl(其可以是固件中的算法)负责存储器管理的内部并将来自主机的写入转换为到存储器104的写入。ftl可能是需要的，因为存储器104可能具有有限的耐久性，可能仅写入多个页面，并且/或者可能不写入(除非其作为存储器单元块被擦除)。ftl理解存储器104的这些潜在限制，这些限制可能对主机不可见。因此，ftl尝试将来自主机的写入转换为到存储器104中的写入。
29.ftl可包括逻辑到物理地址(l2p)映射(在本文中有时称为表或数据结构)和分配的高速缓存存储器。这样，ftl将来自主机的逻辑块地址(“lba”)转换为存储器104中的物理地址。ftl可包括其他特征，诸如但不限于断电恢复(使得ftl的数据结构可在突然电力损失的情况下恢复)和损耗均衡(使得跨存储器块的损耗均匀，以防止某些块过度损耗，该过度损耗将导致更大机会出现故障)。
30.再次参考附图，图3是一个实施方案的主机300和存储系统(在本文中有时称为设备)100的框图。主机300可以采用任何合适的形式，包括但不限于计算机、移动电话、数字相机、平板电脑、可穿戴设备、数字视频录像机、监视系统等。主机300包括处理器330，该处理器被配置为将数据(例如，最初存储在主机的存储器340(例如，dram)中)发送到存储系统100以用于存储在存储系统的存储器104(例如，非易失性存储器裸片)中。虽然主机300和存储系统100在图3中示出为单独的框，但是应注意，存储系统100可以集成在主机300中，存储系统100可以可移除地连接到主机300，并且存储系统100和主机300可以通过网络通信。还应注意，存储器104可以集成在存储系统100中或可移除地连接到存储系统100。
31.如上所述，存储系统的存储器的碎片可以降低存储系统的性能。随着主机(例如，电话或膝上型电脑)老化(例如，现场操作超过一年之后)，以一致的高性能保持存储是用于移动和消费行业的主要挑战和痛点，许多原始设备制造商(oem)和存储系统供应商尝试解决该问题。随时间推移在存储设备上观察到的性能降低的主要原因之一涉及存储介质(存储器)上的nand物理碎片，其不与主机逻辑块地址(lba)范围内的主机文件系统布局对准。这意味着可以在物理nand级上使顺序地驻留在主机lba范围内的文件或文件的一部分碎片
化。由于无法随机访问nand存储器的基本nand属性，因此这种情况可以非常频繁地在存储系统上发生。因此，将需要在nand上串行写入由主机文件系统写入的到文件的每个“原地更新”(即，已经写入的lba的重新写入)，这将创建先前写入的nand块中的无效(“孔”)。文件系统的基本操作将逐渐增加存储物理介质上的碎片级，而文件仍将顺序地驻留在主机lba范围内。当主机执行碎片化文件或碎片化文件的一部分的顺序读取时，经历的性能可能由于读取碎片化文件所需的nand数据感测操作数量的增加而显著下降。
32.因为可能在存储系统上非常频繁地发生由于文件系统行为不与nand物理限制对准而引起的情况，所以可能存在其中存储系统100以许多(例如，几十个)碎片化文件结束的情况。任何给定文件的碎片整理(“碎片整理”)过程是昂贵的过程，因为其创建附加写入并且可能影响存储系统100的写入放大因子(waf)、耐久性和延迟。因此，主机300或存储系统100可能需要在碎片化文件之间进行排优，并且选择哪些文件将最受益于碎片整理过程。
33.一些主机文件系统具有用于计算和量化文件碎片级的机制。例如，fs_ioc_fiemap是f2fs文件系统使用的输入-输出控制(ioctl)，以获得文件范围映射并理解逻辑碎片级。然而，该机制仅基于文件系统可见的文件lba映射。虽然文件在主机lba范围内是顺序的，如上所述，但是该机制不量化存储器104中的实际碎片级，这可以通过存储系统100中的内部算法和分析来完成。
34.在另一种方法中，存储系统100可以被配置为提供由控制器102在内部执行的自动碎片整理方案(例如，在固件中)以随时间推移逐渐改善物理文件碎片状态并防止顺序读取性能的降低。例如，控制器102可以被配置为监测每次主机读取其执行的大于nand读取页面尺寸的数据感测的数量。可以对碎片化nand页面的每次主机读取执行该方法。
35.在一个实施方案中，控制器102被配置为计算每个lba范围的整体碎片整理测量值(其可以对应于文件或可以不对应于文件)以允许在lba范围之间进行排优以用于碎片整理操作。控制器102还可以被配置为预测文件读取性能下降，其可以用作学习系统、警告机制或任何其他系统恢复实践的一部分。更具体地，控制器102可以被配置为参考lba范围映射(其可以由控制器102或主机300创建)来量化存储物理碎片级、量化每个lba范围的物理碎片级、评估每个lba范围预期的性能下降级、识别和排优最严重的情况以用于碎片整理化(例如，在预期最大顺序读取性能下降的情况下)，并且集成性能下降预测作为系统学习、警告或恢复方法的一部分。
36.以下段落提供示例性实施方案的细节。应当理解，这些仅仅是示例，并且可使用其他具体实施。因此，除非在本文中明确指出，否则不应将这些示例的细节读入到权利要求书中。
37.再次参考附图，图4是一个实施方案的主机100和存储系统部件(控制器102和存储器裸片104)的框图。如图4所示，在该实施方案中，控制器102包括lba映射模块400和碎片级模块410。lba映射模块400被配置为创建lba范围的映射，这可以与特定文件相关或可以不与特定文件相关。如上所述，在另选的实施方案中，lba范围的映射由主机300或另一实体创建。碎片级模块410被配置为执行下文描述的扫描和公式计算。尽管这两个模块在图4中示出为单独的模块，但是应当理解，这些模块可以组合。另外，一个或两个模块可以在软件/固件和/或硬件中实现，以提供本文所述且在附图中示出的功能。
38.这些实施方案认识到，在nand感测的数量的增加与将在从存储器104读取文件时
观察到的性能下降之间存在相关性。针对顺序地写入存储器104的一个gb文件，这种相关性在图5的曲线图中示出。如图5所示，随着nand感测的数量增加，顺序读取的性能降低。更具体地，曲线图的最左手侧示出了文件的最大顺序读取性能。随着执行文件的随机写入和顺序读取的重复循环，随机写入有效载荷在循环之间逐渐增加。模型分析的结果表明，随着nand感测的数量增加，顺序读取性能经历逐渐降低。
39.在一个实施方案中，控制器102基于nand感测操作的数量限定给定文件或lba映射的存储碎片级和预期性能下降。为此，控制器102可以基于nand感测增加比与预期性能下降之间的相关性(例如，如图5所示)来使用公式。首先，控制器102可以扫描lba映射的逻辑到物理映射表。基于该扫描，控制器102可以确定为了读取lba范围所需的nand感测的数量。这将定义为“actualnandsenses”。另外，控制器102可以计算“bestnandsenses”作为为了在完全不存在物理碎片时读取lba范围已经需要的nand感测的数量。然后，基于“bestnandsenses”和“actualnandsenses”，控制器102可以使用下面的公式来量化物理碎片级：
[0040][0041]
图6是示出顺序读取下降与碎片级之间的相关性的曲线图。图6示出了碎片级公式可以在/-10％的分辨率下预测给定lba范围的预期性能下降。该预测可用于对存储系统100或主机300内的任务进行排优。该预测还可以用作针对存储系统100或主机300的警告通知或机制，以便在预期性能级下降低于某一预配置阈值时进行标记，这可以指示应该执行碎片整理/恢复动作。
[0042]
图7是用于量化存储碎片和预测性能下降的一个实施方案的方法的流程图700。如图7所示，提供用于基于物理碎片级测量值对存储系统进行碎片整理的方法(动作710)。在此，控制器102创建相关lba范围映射(动作720)。如上所述，lba范围可以与文件有关或可以不与文件有关，并且lba范围映射可以由主机300或另一实体而不是由存储系统100创建。然后，控制器102基于上述公式量化每个lba范围的物理碎片级(动作730)。然后，控制器102评估针对每个lba范围预期的性能下降级(动作740)。之后，控制器102识别并排优最严重的情况以用于碎片整理(即，在预期最大顺序读取性能下降的情况下)(动作750)。控制器102可以使用性能预测方法作为学习系统、警告机制或任何其他系统恢复实践的一部分(动作760)。
[0043]
这些实施方案有若干优点。例如，这些实施方案允许存储系统100或主机300在存储器104物理地碎片化但lba范围是顺序的时对昂贵的碎片整理操作进行排优。这将导致整体系统性能和用户体验与写入放大因子、耐久性和此类碎片整理过程将其施加在存储系统100上的延迟命中的更好权衡。这些实施方案还可以用于基于预测的学习系统/机制/人工智能(ai)算法，其中在超过某个阈值时建议/触发警告或恢复推荐。
[0044]
最后，如上所述，可以使用任何合适类型的存储器。半导体存储器设备包括易失性存储器设备，诸如动态随机存取存储器(“dram”)或静态随机存取存储器(“sram”)设备，非易失性存储器设备，诸如reram、电可擦除可编程只读存储器(“eeprom”)、闪存存储器(也可以被认为是eeprom的子集)、铁电随机存取存储器(“fram”)和mram，以及能够存储信息的其他半导体元件。每种类型的存储器设备可具有不同的配置。例如，闪存存储器设备可以nand
配置或nor配置进行配置。
[0045]
该存储器设备可由无源元件和/或有源元件以任何组合形成。举非限制性示例而言，无源半导体存储器元件包括reram设备元件，该无源半导体存储器元件在一些实施方案中包括电阻率切换存储元件诸如反熔丝、相变材料等，以及任选地包括导引元件诸如二极管等。进一步举非限制性示例而言，有源半导体存储器元件包括eeprom和闪存存储器设备元件，该有源半导体存储器元件在一些实施方案中包括具有电荷存储区域的元件，诸如浮栅、导电纳米粒子或电荷存储介电材料。
[0046]
多个存储器元件可被配置为使得它们串联连接或者使得每个元件可被单独访问。以非限制性示例的方式，nand配置中的闪存存储器设备(nand存储器)通常包含串联连接的存储器元件。nand存储器阵列可被配置为使得该阵列由存储器的多个串构成，其中串由共享单个位线并作为组被访问的多个存储器元件构成。另选地，可配置存储器元件，使得每个元件可被单独访问，例如nor存储器阵列。nand存储器配置和nor存储器配置为示例，并且可以其他方式配置存储器元件。
[0047]
位于基板内和/或上方的半导体存储器元件可被布置成两个或三个维度，诸如二维(2d)存储器结构或三维(3d)存储器结构。
[0048]
在2d存储器结构中，半导体存储器元件被布置在单个平面或单个存储器设备级中。通常，在2d存储器结构中，存储器元件被布置在平面中(例如，在x-z方向平面中)，该平面基本上平行于支承存储器元件的基板的主表面延伸。基板可为存储器元件的层在其上方或之中形成的晶圆，或者其可为在存储器元件形成后附接到其的承载基板。作为非限制性示例，基板可包括半导体，诸如硅。
[0049]
存储器元件可被布置在处于有序阵列中(诸如在多个行和/或列中)的单个存储器设备级中。然而，存储器元件可以非常规配置或非正交配置排列。存储器元件可各自具有两个或更多个电极或接触线，诸如位线和字线。
[0050]
布置3d存储器阵列，使得存储器元件占据多个平面或多个存储器设备级，从而形成三维结构(即，在x、y和z方向上，其中y方向基本上垂直于基板的主表面，并且x和z方向基本上平行于基板的主表面)。
[0051]
作为非限制性示例，3d存储器结构可被垂直地布置为多个2d存储器设备级的堆叠。作为另一个非限制性示例，3d存储器阵列可被布置为多个垂直列(例如，基本上垂直于基板的主表面延伸的列，即，在y方向上)，其中在每一列中每一列均具有多个存储器元件。这些列可以例如在x-z平面中以2d配置布置，从而导致存储器元件的3d布置，其中元件位于多个垂直堆叠的存储器平面上。三维存储器元件的其他配置也可以构成3d存储器阵列。
[0052]
以非限制性示例的方式，在3d nand存储器阵列中，存储器元件可耦接在一起以在单个水平(例如，x-z)存储器设备级内形成nand串。另选地，存储器元件可耦接在一起以形成横贯多个水平存储器设备级的垂直nand串。可以设想其他3d配置，其中一些nand串包含单个存储器级中的存储器元件，而其他串则包含跨越多个存储器级的存储器元件。3d存储器阵列还可以被设计为处于nor配置和处于reram配置。
[0053]
通常，在单体3d存储器阵列中，在单个基板上方形成一个或多个存储器设备级。可选地，单体3d存储器阵列还可以具有至少部分地位于单个基板内的一个或多个存储器层。作为非限制性示例，基板可包括半导体，诸如硅。在单体3d阵列中，构成阵列的每个存储器
设备级的层通常形成在阵列的下层存储器设备级的层上。然而，单体3d存储器阵列的相邻存储器设备级的层可以在存储器设备级之间共享或者在存储器设备级之间具有中间层。
[0054]
然后，可单独形成二维阵列，并且然后封装在一起以形成具有多个存储器层的非单片存储器设备。例如，非单片的堆叠存储器可通过在单独的基板上形成存储器级并且然后将存储器级堆叠在彼此之上而构造。在堆叠之前可以将基板减薄或从存储器设备级移除，但由于存储器设备级最初形成在单独的基板之上，因此所得的存储器阵列不是单体3d存储器阵列。此外，多个2d存储器阵列或3d存储器阵列(单体或非单体)可以形成在单独的芯片上，并且然后封装在一起以形成堆叠芯片存储器设备。
[0055]
通常需要相关联的电路来操作存储器元件并与存储器元件通信。作为非限制性示例，存储器设备可具有用于控制并驱动存储器元件以实现诸如编程和读取的功能的电路。该相关联的电路可与存储器元件位于同一基板上和/或位于单独的基板上。例如，用于存储器读取-写入操作的控制器可定位在单独的控制器芯片上和/或定位在与存储器元件相同的基板上。
[0056]
本领域的技术人员将认识到，该发明不限于所描述的2d结构和3d结构，而是涵盖如本文所述并且如本领域的技术人员所理解的发明的实质和范围内的所有相关存储器结构。
[0057]
预期将前面的详细描述理解为本发明可以采用的选定形式的说明，而不是作为本发明的定义。预期只有以下权利要求(包括所有等同物)限定所要求保护的本发明的范围。最后，应注意，本文所述的任何实施方案的任何方面均可单独使用或彼此组合使用。