数据加密方法及装置、存储介质、终端与流程

1.本发明实施例涉及数据加密领域，尤其涉及一种数据加密方法及装置、存储介质、终端。


背景技术：

2.芯片中或芯片外通常拥有独立的存储单元，可存储密钥、特征数据或程序等内容。为保证所存储的密钥、数据或程序不被篡改，芯片需要提供加密等安全服务，使得即使数据被窃，被窃的数据无法解密，从而保护商业隐私和数据安全。
3.现有通常采用固定的秘钥对存储的密钥、数据或程序进行加密，以实现数据安全服务，然而，现有的数据安全服务的安全性较低。


技术实现要素：

4.本发明实施例解决的技术问题是现有的数据安全服务的安全性较低。
5.为解决上述技术问题，本发明实施例提供一种数据加密方法，包括：每当有待写入内容时，读取新的随机数；采用所述新的随机数，对当前的哈希树进行更新，得到更新后的哈希树；根据所述更新后的哈希树，得到加密秘钥；采用所述加密秘钥对所述待写入内容进行加密，得到加密后的内容；对所述加密后的内容执行写入操作。
6.可选的，所述采用所述新的随机数，对当前的哈希树进行更新，得到更新后的哈希树，包括：获取更新条件，确定所述当前的哈希树中待更新的随机数的等级，所述更新条件用于指示待更新的随机数的等级；采用所述新的随机数对所述待更新的随机数进行更新，得到更新后的随机数；根据所述更新后的随机数得到所述更新后的哈希树。
7.可选的，所述哈希树包括n个等级的随机数，i级随机数基于i-1级随机数得到，1≤i≤n，n≥2，i与n均为整数。
8.可选的，所述采用所述新的随机数对所述待更新的随机数进行更新，包括：根据所述待写入内容的地址、预存储的秘钥以及i-1级随机数，得到解密数据，所述i-1级随机数为i级所述待更新的随机数的上一级随机数；采用所述解密数据并基于对称解密算法对读取的所述新的随机数进行解密，得到所述新的随机数对应的明文并存储；对所述新的随机数对应的明文、所述待写入内容的地址以及所述i-1级随机数进行哈希计算，得到第一杂凑值；将计算得到的第一杂凑值与所述新的随机数对应的杂凑值进行比对，若计算得到的第一杂凑值与所述新的随机数对应的杂凑值相同，基于所述新的随机数对应的明文得到所述更新后的随机数。
9.可选的，所述基于所述新的随机数对应的明文得到所述更新后的随机数，包括：若所述待更新的随机数的等级包括n-j级随机数，则基于n-j级随机数对应的更新后的随机数对n-j+1级随机数进行更新，直至完成对n级随机数的更新，1≤j＜n，j为整数。
10.可选的，所述数据加密方法还包括：至少将所述更新后的哈希树中的n级随机数存储于转译后备缓冲器。
11.可选的，所述根据所述更新后的哈希树，得到加密秘钥，包括：根据n级随机数得到所述加密秘钥。
12.可选的，所述根据n级随机数得到所述加密秘钥，包括：根据所述待写入内容的地址以及所述n级随机数，得到加密秘钥。
13.可选的，所述根据所述待写入内容的地址以及所述n级随机数，得到加密秘钥，包括：根据所述待写入内容的地址，从所述更新后的哈希树中查找对应的n级随机数；根据所述待写入内容的地址、预存储的秘钥以及查找的n级随机数，得到所述加密秘钥。
14.可选的，所述根据所述待写入内容的地址、预存储的秘钥以及查找的n级随机数，得到所述加密秘钥，包括：对所述待写入内容的地址、预存储的秘钥以及所述查找的n级随机数进行异或运算，将所述异或运算结果作为所述加密秘钥。
15.可选的，所述数据加密方法还包括：对所述待写入内容、所述待写入内容的地址及所述加密秘钥进行哈希计算，得到第二杂凑值；对所述第二杂凑值执行写入操作。
16.可选的，所述数据加密方法还包括：当检测到读操作时，获取待读取内容及所述待读取内容对应的杂凑值；获取解密秘钥，并基于所述解密秘钥对所述待读取内容进行解密，得到所述待读取内容对应的明文并缓存；对所述待读取内容对应的明文、所述待读取内容的地址及从所述更新后的哈希树中获取的所述待读取内容对应的随机数进行哈希计算，得到杂凑值；若所述待读取内容对应的杂凑值与计算得到的杂凑值相同，通过指定读端口读取缓存的所述待读取内容。
17.可选的，所述获取解密秘钥，包括：根据所述待读取内容的地址、预存储的秘钥及从所述更新后的哈希树中获取的所述待读取内容对应的随机数，得到所述解密秘钥。
18.可选的，所述预存储的秘钥存储于一次性可编程存储器。
19.本发明实施例还提供一种数据加密装置，包括：随机数读取单元，用于每当有待写入内容时，读取新的随机数；哈希树更新单元，用于采用所述新的随机数，对当前的哈希树进行更新，得到更新后的哈希树；秘钥确定单元，用于根据所述更新后的哈希树，得到加密秘钥；加密单元，用于采用所述加密秘钥对所述待写入内容进行加密，得到加密后的内容；写入执行单元，用于对所述加密后的内容执行写入操作。
20.本发明实施例还提供一种数据计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器运行时执行上述任一种数据加密方法的步骤。
21.本发明实施例还提供一种终端，包括存储器和处理器，所述存储器上存储有能够在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行上述任一种数据加密方法的步骤。
22.与现有技术相比，本发明实施例的技术方案具有以下有益效果：
23.在本发明实施例中，每当有待写入内容时，读取新的随机数。采用新的随机数对当前的哈希树进行更新，得到更新后的哈希树。根据待写入内容的地址以及更新后的哈希树，得到加密秘钥。采用得到的加密密钥对待写入内容进行加密，得到加密后的内容并写入。由于每次有待写入内容时，均采用读取的新的随机数对当前的哈希树进行更新，而用于加密的加密秘钥基于更新的哈希树得到，从而使得每次有待写入内容时所采用的加密秘钥均不相同，实现每次对待写入内容进行加密时采用的加密秘钥均不相同，即使同一个待写入内容，在两次写入时所采用的加密秘钥也不相同，防止写入内容被篡改或者重放，提高数据安
全服务的安全性。
24.进一步，待写入内容的地址或者待读取内容的地址参与派生密钥，也即参与得到加密秘钥或者解密秘钥，可以防止存储的数据因为位置对调而被攻击，进一步提高数据安全性。
25.进一步，至少将更新后的哈希树中的n级随机数存储于转译后备缓冲器，从而在完成数据写入后，后续读取数据可以从转译后备缓冲器中获取n级随机数，并基于读取内容的地址获取对应的n级随机数得到解密秘钥，无需重新计算n级随机数，可以提高读写性能。
附图说明
26.图1是本发明实施例中的一种数据加密方法的流程图；
27.图2是图1中步骤s12的一种具体实施方式的流程图；
28.图3是图2中步骤s122的一种具体实施方式的流程图；
29.图4是本发明实施例中的另一种数据加密方法的流程图；
30.图5是本发明实施例中的一种哈希树中的随机数的生成方法的流程图；
31.图6是本发明实施例中的一种数据写入的原理图；
32.图7是本发明实施例中的一种数据读取的原理图；
33.图8是本发明实施例中的一种数据加密装置的结构示意图。
具体实施方式
34.如上所述，为保证所存储的密钥、数据或程序不被篡改，芯片需要提供加密等安全服务，使得即使数据被窃，被窃的数据无法解密，从而保护商业隐私和数据安全。现有通常采用固定的秘钥对存储的密钥、数据或程序进行加密，以实现数据安全服务，然而，现有的数据安全服务的安全性较低。
35.为解决上述问题，在本发明实施例中，每当有待写入内容时，读取新的随机数。采用新的随机数对当前的哈希树进行更新，得到更新后的哈希树。根据待写入内容的地址以及更新后的哈希树，得到加密秘钥。采用得到的加密密钥对待写入内容进行加密，得到加密后的内容并写入。由于每次有待写入内容时，均采用读取的新的随机数对当前的哈希树进行更新，而用于加密的加密秘钥基于更新的哈希树得到，从而使得每次有待写入内容时所采用的加密秘钥均不相同，实现每次对待写入内容进行加密时采用的加密秘钥均不相同，即使同一个待写入内容，在两次写入时所采用的加密秘钥也不相同，防止写入内容被篡改或者重放，提高数据安全服务的安全性。
36.为使本发明实施例的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
37.本发明实施例提供过一种数据加密方法，数据加密方法的执行主体可以为终端本身，也可以为能够用于终端的控制芯片、处理芯片、基带芯片等芯片或者其他各种恰当的元器件等。所述终端也可以称为用户设备(user equipment，ue)，所述终端可以是各种恰当的智能终端，例如手机、电脑等，但并不限于此。
38.参照图1，给出了本发明实施例中的一种数据加密方法的流程图，具体可以包括如下步骤s11至步骤s15：
39.步骤s11，每当有待写入内容时，读取新的随机数；
40.步骤s12，采用所述新的随机数，对当前的哈希树进行更新，得到更新后的哈希树；
41.步骤s13，根据所述更新后的哈希树，得到加密秘钥；
42.步骤s14，采用所述加密秘钥对所述待写入内容进行加密，得到加密后的内容；
43.步骤s15，对所述加密后的内容执行写入操作。
44.在具体实施中，步骤s11中，每当有待写入内容时，可以通过随机数生成器(random numeral generator，rng)产生新的随机数。在产生新的随机数之后，可以通过设定的写入端口将新的随机数写入对应的写缓存，从写缓存中获取新的随机数。
45.例如，写入端口可以为高级高性能总线(advanced high performance bus，ahb)写入端口，也可以为高级扩展接口(advanced extensible interface，axi)写入端口，还可以为随机存取存储器(random access memory，ram)写入端口，还可以为其他定制的写入端口。
46.待写入内容可以是待写入数据，也可以是待写入程序，还可以为其他需要进行加密的内容。
47.参照图2，给出了图1中步骤s12的一种具体实施方式的流程图，步骤s12具体可以通过如下步骤s121至步骤s123实现：
48.步骤s121，获取更新条件，确定所述当前的哈希树中待更新的随机数的等级。
49.在具体实施中，更新条件可以用于指示待更新的随机数的等级。更新条件可以指示更新部分等级的随机数，也可以指示更新所有等级的随机数。
50.在一些实施例中，可以基于待写入内容的安全等级确定更新条件。不同安全等级的待写入内容所对应的更新条件不同。安全等级越高对应的更新条件所指示的更新的随机数的等级越多，也即指示的更新的随机数的数目越多。
51.在一些实施例中，所述哈希树包括n个等级的随机数，i级随机数基于i-1级随机数得到，1≤i≤n，n≥2，i与n均为整数。其中，一级随机数根据根哈希得到。根哈希可以为预存储的计数(counter，ctr)。ctr可以预先存储于一次性可编程存储器efuse中。ctr在满足一定条件时可以发生变化，如在终端上下电时变化，或者可以通过软件控制ctr变化等。ctr可以配置为朝向一个方向增大，也可以配置为朝向一个方向减小，如此可以防回滚，避免ctr重复。
52.例如，哈希树包括三级随机数，根据根哈希得到一级随机数，根据一级随机数得到二级随机数，根据二级随机数得到三级随机数。更新条件可以指示更新所有等级随机数，即更新一级随机数、二级随机数以及三级随机数。更新条件也可以指示仅更新三级随机数。更新条件还可以指示更新二级随机数及三级随机数。
53.步骤s122，采用所述新的随机数对所述待更新的随机数进行更新，得到更新后的随机数。
54.步骤s123，根据所述更新后的随机数得到所述更新后的哈希树。
55.在具体实施中，参照图3，给出了图2中步骤s122的一种具体实施方式的流程图，具体可以包括如下步骤s1221至步骤s1224。
56.步骤s1221，根据所述待写入内容的地址、预存储的秘钥以及i-1级随机数，得到解密数据。
57.所述i-1级随机数为i级所述待更新的随机数的上一级随机数。其中，1≤i≤n，i为正整数。
58.例如，待更新数据为三级随机数，则根据待写入内容的地址、预存储的秘钥以及二级随机数，得到解密数据。
59.又如，待更新数据为二级随机数，则根据待写入内容的地址、预存储的秘钥以及一级随机数，得到解密数据。
60.预存储的秘钥key与终端相关，如与终端中的芯片相关，不同芯片的key可以不同。
61.在一些实施例中，可以对待写入内容的地址、预存储的秘钥以及i-1级随机数进行异或运算，根据异或运算得到解密数据。
62.在另一些实施例中，根据待写入内容的地址、预存储的秘钥以及i-1级随机数，采用移位密码的方式得到解密秘钥。
63.步骤s1222，采用所述解密数据并基于对称解密算法对读取的所述新的随机数进行解密，得到所述新的随机数对应的明文并存储。
64.在具体实施中，所获取的新的随机数为加密数据。对称解密算法可以包括高级加密标准(advanced encryption standard，aes)、sm4算法等。
65.对得到的新的随机数对应的明文可以进行缓存。
66.步骤s1223，对所述新的随机数对应的明文、所述待写入内容的地址以及所述i-1级随机数进行哈希计算，得到第一杂凑值。
67.在具体实施中，可以采用sha-1算法、sha-2算法或者sm3算法等哈希算法，对所述新的随机数对应的明文、所述待写入内容的地址以及所述i-1级随机数进行哈希计算，得到第一杂凑值。其中，哈希运算又可称为杂凑运算，第一杂凑值也可以称为第一哈希值。
68.步骤s1224，将计算得到的第一杂凑值与所述新的随机数对应的杂凑值进行比对，若计算得到的第一杂凑值与所述新的随机数对应的杂凑值相同，基于所述新的随机数对应的明文得到所述更新后的随机数。
69.在具体实施中，在读取新的随机数时，同时读取新的随机数对应的杂凑值。
70.例如，待更新的随机数为三级随机数，则基于新的随机数对应的明文得到更新后的三级随机数。将新的随机数对应的明文作为更新后的随机数。
71.在一些实施例中，若计算得到的第一杂凑值与所述新的随机数对应的杂凑值不相同，则输出中断。
72.在具体实施中，在上述步骤s1224中基于所述新的随机数对应的明文得到所述更新后的随机数时，若所述待更新的随机数的等级包括n-j级随机数，则基于n-j级随机数对应的更新后的随机数对n-j+1级随机数进行更新，直至完成对n级随机数的更新，1≤j＜n，j为整数。
73.具体而言，先根据新的随机数对n-j级随机数进行更新，得到n-j级随机数对应的更新后的随机数，也即得到更新后的n-j级随机数。根据更新后的n-j级随机数，对n-j+1级随机数进行更新，以此类推，直至完成对n级随机数的更新。
74.例如，哈希树包括三个等级的随机数，分别为一级随机数、二级随机数以及三级随机数。若待更新的随机数包括二级随机数及三级随机数，则先基于新的随机数对二级随机数进行更新，得到更新后的二级随机数。根据更新后的二级随机数对三级随机数进行更新，
得到更新后的三级随机数。
75.继续参照图1，在步骤s13的一种具体实施方式中，可以根据n级随机数得到所述加密秘钥。
76.进一步，可以根据待写入内容的地址以及所述n级随机数，得到加密秘钥。
77.进一步，可以根据待写入内容的地址，从所述更新后的哈希树中查找对应的n级随机数；根据所述待写入内容的地址、预存储的秘钥以及查找的n级随机数，得到所述加密秘钥。
78.在一些非限制性实施例中，对所述待写入内容的地址、预存储的秘钥以及所述查找的n级随机数进行异或运算，将所述异或运算结果作为所述加密秘钥。
79.在另一些实施例中，采用移位加密算法，对所述待写入内容的地址、预存储的秘钥以及所述查找的n级随机数进行移位运算，得到加密秘钥。
80.在步骤s14中，可以采用aes算法或者sm4算法等加密算法，对所述待写入内容进行加密，得到加密后的内容。其中，aes算法可以包括aes-256算法等。
81.在步骤s15中，对所述加密后的内容执行写入操作时，可以根据待写入内容的地址，将加密后的内容写入对应的对象，如写入双倍速率同步动态随机存储器(double data rate，ddr)或者闪存(flash)等存储器中。
82.在一些实施例中，可以先将加密后的内容存入对应的写缓存中，然后通过对应的写入端口写入。写入端口可以为高级扩展接口(advanced extensible interface，axi)写入端口，还可以为其他类型的写入端口，具体与写入对象相关。
83.进一步，对所述待写入内容、所述待写入内容的地址及所述加密秘钥进行哈希计算，得到第二杂凑值；对所述第二杂凑值执行写入操作。通过对待写入数据进行加密的同时，并对待写入数据做哈希运算并存储得到第二杂凑值，以进一步提高数据的安全性，进一步减低数据被窃取或者被篡改的概率。
84.由上可知，每当有待写入内容时，读取新的随机数。采用新的随机数对当前的哈希树进行更新，得到更新后的哈希树。根据待写入内容的地址以及更新后的哈希树，得到加密秘钥。采用得到的加密密钥对待写入内容进行加密，得到加密后的内容并写入。由于每次有待写入内容时，均采用读取的新的随机数对当前的哈希树进行更新，而用于加密的加密秘钥基于更新的哈希树得到，从而使得每次有待写入内容时所采用的加密秘钥均不相同，实现每次对待写入内容进行加密时采用的加密秘钥均不相同，即使同一个待写入内容，在两次写入时所采用的加密秘钥也不相同，防止写入内容被篡改或者重放，提高数据安全服务的安全性。
85.在具体实施中，在得到更新后的哈希树之后，至少将更新后的哈希树中的n级随机数存储于转译后备缓冲器(translation lookaside buffer，tlb)，以对原存储的三级随机数进行更新。通过将更新后的随机数存储于tlb中，后续使用时从tlb中获取即可，无需重新计算，提高读写性能。
86.参照图4，给出了本发明实施例中的另一种数据加密方法的流程图，与图1所示意的方法相比，在步骤s11至步骤s15的基础上，还可以包括如下步骤s41至步骤s44。
87.步骤s41，当检测到读操作时，获取待读取内容及所述待读取内容对应的杂凑值。
88.步骤s42，获取解密秘钥，并基于所述解密秘钥对所述待读取内容进行解密，得到
所述待读取内容对应的明文并缓存。
89.在一些实施例中，可以根据所述待读取内容的地址、预存储的秘钥及从所述更新后的哈希树中获取的所述待读取内容对应的随机数，得到所述解密秘钥。
90.可以采用aes算法或者sm4算法对待读取内容进行解密，得到待读取内容对应的明文。
91.所述预存储的秘钥可以存储于一次性可编程存储器(efuse)中。
92.步骤s43，对所述待读取内容对应的明文、所述待读取内容的地址及从所述更新后的哈希树中获取的所述待读取内容对应的随机数进行哈希计算，得到杂凑值。
93.可以采用sha-1、sha-2或者sm3等哈希算法对所述待读取内容对应的明文、所述待读取内容的地址及从所述更新后的哈希树中获取的所述待读取内容对应的随机数进行哈希计算。
94.步骤s44，若所述待读取内容对应的杂凑值与计算得到的杂凑值相同，通过指定读端口读取缓存的所述待读取内容。
95.待读取内容对应的明文缓存的位置与指定读端口有关。例如，指定读端口为ahb读端口时，缓存的位置为ahb读缓存。
96.为了便于本领域技术人员更好的理解本发明实施例，下面结合图5给出的一种哈希树中的随机数的生成方法的流程图，对哈希树中各等级的随机数的生成过程进行说明。其中，图5以根据根哈希生成一级随机数为例进行示意，根据一级随机数生成二级随机数，根据二级随机数生成三级随机数参照图5即可。
97.具体而言，可以通过读端口axi read ctrl将生成的新的随机数存储于缓存axi read buf中，从缓存axi read buf中读取新的随机数以及新的随机数的杂凑值(read rng hash)。新的随机数为加密后的数据。对新的随机数的地址(address)、存储于efuse中的预存储的秘钥(efuse key)以及efuse计数(ctr)进行异或运算(xor)，根据异或运算得到解密秘钥。其中，efuse计数(ctr)作为根哈希，采用aes-256算法或者sm4算法，并采用解密秘钥对读取的新的随机数进行解密，得到新的随机数解密后的明文(plaintext rng)，将得到的明文(plaintext rng)存储于随机数缓存(rng buf)。
98.采用哈希函数(hash message)对新的随机数解密后的明文(plaintext rng)、新的随机数的地址(address)以及efuse ctr进行哈希运算，例如采用sha-256算法或者sm3算法进行哈希运算，得到杂凑值hash value。将获取的新的随机数的杂凑值(read rng hash)与运算得到的杂凑值hash value进行比对(complete)，若获取的新的随机数的杂凑值(read rng hash)与运算得到的杂凑值hash value相同，从rng buf中获取新的随机数解密后的明文(plaintext rng)，并存储于rng tlb中，通过输出端口(rng tlb ctrl)输出一级随机数(level1 rng)。其中，一级随机数(level1 rng)即为获取新的随机数解密后的明文(plaintext rng)。
99.一级随机数的数目可以为多个，在根据根哈希得到各个一级随机数的过程中，均会生成各个一级随机数对应的新的随机数。
100.需要说明的是，根据一级随机数生成二级随机数，得到解密秘钥时，对新的随机数的地址(address)、存储于efuse中的预存储的秘钥(efuse key)以及一级随机数(level1 rng)进行异或运算(xor)，根据异或运算得到解密秘钥。采用哈希函数(hash message)对新
hash)与运算得到的杂凑值hash value相同，则确定读取数据正确，通过ahb read ctrl读取解密后的明文(plaintext)。
111.本发明实施例还提供一种数据加密装置。参照图8，给出了本发明实施例中的一种数据加密装置的结构示意图，所述数据加密装置80可以包括
112.随机数读取单元81，用于每当有待写入内容时，读取新的随机数；
113.哈希树更新单元82，用于采用所述新的随机数，对当前的哈希树进行更新，得到更新后的哈希树；
114.秘钥确定单元83，用于根据所述更新后的哈希树，得到加密秘钥；
115.加密单元84，用于采用所述加密秘钥对所述待写入内容进行加密，得到加密后的内容；
116.写入执行单元85，用于对所述加密后的内容执行写入操作。
117.在具体实施中，所述数据加密装置80的具体工作原理及工作流程，可以参见上述任一实施例中提供的数据加密方法中的描述，此处不再赘述。
118.本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器运行时上述任一实施例提供的数据加密方法的步骤。
119.所述计算机可读存储介质可以包括非挥发性存储器(non-volatile)或者非瞬态(non-transitory)存储器，还可以包括光盘、机械硬盘、固态硬盘等。
120.具体地，在本发明实施例中，所述处理器可以为中央处理单元(central processing unit，简称cpu)，该处理器还可以是其他通用处理器、数字信号处理器(digital signal processor，简称dsp)、专用集成电路(application specific integrated circuit，简称asic)、现场可编程门阵列(field programmable gate array，简称fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
121.还应理解，本技术实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，简称rom)、可编程只读存储器(programmable rom，简称prom)、可擦除可编程只读存储器(erasable prom，简称eprom)、电可擦除可编程只读存储器(electrically eprom，简称eeprom)或闪存。易失性存储器可以是随机存取存储器(random access memory，简称ram)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的随机存取存储器(random access memory，简称ram)可用，例如静态随机存取存储器(static ram，简称sram)、动态随机存取存储器(dram)、同步动态随机存取存储器(synchronous dram，简称sdram)、双倍数据速率同步动态随机存取存储器(double data rate sdram，简称ddr sdram)、增强型同步动态随机存取存储器(enhanced sdram，简称esdram)、同步连接动态随机存取存储器(synchlink dram，简称sldram)和直接内存总线随机存取存储器(direct rambus ram，简称dr ram)。
122.本发明实施例还提供一种终端，包括存储器和处理器，所述存储器和所述处理器耦合，存储器可以位于终端内，也可以位于终端外。所述存储器和所述处理器可以通过通信总线连接。所述存储器上存储有可在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行上述实施例所提供的数据加密方法的步骤。所述终端可以包括但不限
于手机、计算机、平板电脑等终端设备，还可以为服务器、云平台等。
123.上述实施例，可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时，上述实施例可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令或计算机程序。在计算机上加载或执行所述计算机指令或计算机程序时，全部或部分地产生按照本技术实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机程序可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。
124.在本技术所提供的几个实施例中，应该理解到，所揭露的方法、装置和系统，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的；例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式；例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
125.另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。例如，对于应用于或集成于芯片的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于芯片模组的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于芯片模组的同一组件(例如芯片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片模组内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于终端的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于终端内同一组件(例如，芯片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于终端内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现。
126.应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，表示前后关联对象是一种“或”的关系。
127.本技术实施例中出现的“多个”是指两个或两个以上。
128.本技术实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本技术实施例中对设备个数的特别限定，不能构成对本技术实施例的任何限制。
129.需要指出的是，本实施例中各个步骤的序号并不代表对各个步骤的执行顺序的限
定。
130.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。