一种总线仲裁的方法、系统、设备和存储介质与流程

1.本发明涉及芯片设计领域，更具体地，特别是指一种总线仲裁的方法、系统、设备和存储介质。


背景技术：

2.由于fpga具有速度快、效率高、灵活稳定、集成度高等优点，所以在硬件逻辑验证与设计中是十分必要的。仲裁器(arbiter)在fpga主要用于多个source源同时发出请求时，根据相应的优先级来响应对应的source。常用的仲裁器分为轮询仲裁器(round-robin)和固定优先级仲裁器(fixed-priority)。常规仲裁器一般设计的组合逻辑只能应对一种仲裁方式，且多数仲裁设计在做轮询仲裁时，需要用到多个触发器，造成需要多个时钟来计算和保留结果。
3.现有技术存在以下缺陷：1、仲裁模式单一；2、采用round-robin仲裁，应对大数据量传输时，仲裁时间过长；3、轮询仲裁每次仲裁出结果，会拒绝其余请求，并在下次产生axi总线请求，清除上次记录，造成若设备得不到总线使用权，会频繁发送重复请求。


技术实现要素：

4.有鉴于此，本发明实施例的目的在于提出一种总线仲裁的方法、系统、计算机设备及计算机可读存储介质，本发明采用verilog实现仲裁功能，轮询仲裁采用并行设计，仅同时触发请求进入轮询仲裁；计算逻辑采用组合逻辑实现，降低了功耗和复杂度，提高运行效率，双仲裁模块复用率高；两种仲裁模式，且支持lsb/msb切换，为满足各种仲裁方式需求，提供了极大的便利。
5.基于上述目的，本发明实施例的一方面提供了一种总线仲裁的方法，包括如下步骤：对输入端口的多个请求信号进行预处理，并预选择对应的仲裁模式；响应于预选择的仲裁模式为轮询仲裁，根据所述请求信号是单端口触发还是多端口同时触发采用对应的仲裁模式；响应于预选择的仲裁模式为固定优先级仲裁，按照最低有效位和最高有效位的方式进行仲裁；以及将仲裁后的结果进行拼凑以得到最终结果，并通过缓存寄存器输出所述最终结果。
6.在一些实施方式中，所述根据所述请求信号是单端口触发还是多端口同时触发采用对应的仲裁模式包括：响应于所述请求信号是单端口触发，对所述请求信号采用固定优先级仲裁；以及响应于所述请求信号是多端口同时触发，对所述请求信号采用轮询仲裁。
7.在一些实施方式中，所述对所述请求信号采用轮询仲裁包括：将所述请求信号与掩码信号进行与操作以完成对输入信号的筛选。
8.在一些实施方式中，所述对所述请求信号采用固定优先级仲裁包括：选择触发的端口获取优先级，并禁用轮询仲裁模式。
9.本发明实施例的另一方面，提供了一种总线仲裁的系统，包括：预处理模块，配置用于对输入端口的多个请求信号进行预处理，并预选择对应的仲裁模式；轮询模块，配置用
于响应于预选择的仲裁模式为轮询仲裁，根据所述请求信号是单端口触发还是多端口同时触发采用对应的仲裁模式；优先级模块，配置用于响应于预选择的仲裁模式为固定优先级仲裁，按照最低有效位和最高有效位的方式进行仲裁；以及输出模块，配置用于将仲裁后的结果进行拼凑以得到最终结果，并通过缓存寄存器输出所述最终结果。
10.在一些实施方式中，所述轮询模块配置用于：响应于所述请求信号是单端口触发，对所述请求信号采用固定优先级仲裁；以及响应于所述请求信号是多端口同时触发，对所述请求信号采用轮询仲裁。
11.在一些实施方式中，所述轮询模块配置用于：将所述请求信号与掩码信号进行与操作以完成对输入信号的筛选。
12.在一些实施方式中，所述轮询模块配置用于：选择触发的端口获取优先级，并禁用轮询仲裁模式。
13.本发明实施例的又一方面，还提供了一种计算机设备，包括：至少一个处理器；以及存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现如上方法的步骤。
14.本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
15.本发明具有以下有益技术效果：采用verilog实现仲裁功能，轮询仲裁采用并行设计，仅同时触发请求进入轮询仲裁；计算逻辑采用组合逻辑实现，降低了功耗和复杂度，提高运行效率，双仲裁模块复用率高；两种仲裁模式，且支持lsb/msb切换，为满足各种仲裁方式需求，提供了极大的便利。
附图说明
16.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
17.图1为本发明提供的总线仲裁的方法的实施例的示意图；
18.图2为本发明实施例的实现原理图；
19.图3为本发明实施例中lsb/msb优先级模块示意图；
20.图4为本发明提供的总线仲裁的系统的实施例的示意图；
21.图5为本发明提供的总线仲裁的计算机设备的实施例的硬件结构示意图；
22.图6为本发明提供的总线仲裁的计算机存储介质的实施例的示意图。
具体实施方式
23.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
24.需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
25.本发明实施例的第一个方面，提出了一种总线仲裁的方法的实施例。图1示出的是本发明提供的总线仲裁的方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：
26.s1、对输入端口的多个请求信号进行预处理，并预选择对应的仲裁模式；
27.s2、响应于预选择的仲裁模式为轮询仲裁，根据所述请求信号是单端口触发还是多端口同时触发采用对应的仲裁模式；
28.s3、响应于预选择的仲裁模式为固定优先级仲裁，按照最低有效位和最高有效位的方式进行仲裁；以及
29.s4、将仲裁后的结果进行拼凑以得到最终结果，并通过缓存寄存器输出所述最终结果。
30.图2为本发明实施例的实现原理图，结合图2对本发明实施例进行说明。
31.req预处理模块：对输入ports(端口)的n个req(请求信号)进行预处理，将工作情况分为单port触发和多ports同时触发两种情况，并将req派发给对应的优先级处理模块；
32.固定优先级模块：获取到单port触发的req，直接选择该port作为优先级获取模块；禁用round-robin模式时，按照msb(most significant bit，最高有效位)或lsb(least significant bit，最低有效位)固定优先级的方式，经过图3电路结构，输出仲裁结果、仲裁有效电平和仲裁结果表；
33.round-robin(轮询)优先级模块：该模电电路结果与lsb/msb优先级模块相同，区别在于输入，该模块输入信号req需与mask(掩码信号)做与操作，完成对该模块输入信号的筛选；
34.优先级授予模块：将优先级模块得出的结果，经过pin拼凑，将最终结果发送给缓存寄存器模块；
35.缓存寄存器模块：经过一级触发器缓存，将输出结果输出。
36.对输入端口的多个请求信号进行预处理，并预选择对应的仲裁模式。接收端口输入，并根据输入选择固定优先级仲裁还是轮询仲裁。
37.响应于预选择的仲裁模式为轮询仲裁，根据所述请求信号是单端口触发还是多端口同时触发采用对应的仲裁模式。
38.在一些实施方式中，所述根据所述请求信号是单端口触发还是多端口同时触发采用对应的仲裁模式包括：响应于所述请求信号是单端口触发，对所述请求信号采用固定优先级仲裁；以及响应于所述请求信号是多端口同时触发，对所述请求信号采用轮询仲裁。判断多ports输入请求仲裁，如果是同时触发请求，仲裁lsb或msb选择，执行round-robin优先级仲裁，输出结果至优先级授予模块；如果为单port仲裁，执行固定优先级仲裁，输出结果至优先级授予模块。
39.在一些实施方式中，所述对所述请求信号采用轮询仲裁包括：将所述请求信号与掩码信号进行与操作以完成对输入信号的筛选。
40.在一些实施方式中，所述对所述请求信号采用固定优先级仲裁包括：选择触发的端口获取优先级，并禁用轮询仲裁模式。
41.响应于预选择的仲裁模式为固定优先级仲裁，按照最低有效位和最高有效位的方式进行仲裁。如果选择固定优先级仲裁，仲裁lsb或msb选择，执行固定优先级仲裁，输出结
果至优先级授予模块。
42.将仲裁后的结果进行拼凑以得到最终结果，并通过缓存寄存器输出所述最终结果。
43.本发明设计采用verilog实现仲裁功能，round-robin仲裁时，采用并行设计，仅同时触发请求进入round-robin仲裁；计算逻辑采用组合逻辑实现，降低了功耗和复杂度，提高运行效率，双仲裁模块复用率高；两种仲裁模式，且支持lsb/msb切换，为满足各种仲裁方式需求，提供了极大的便利。
44.需要特别指出的是，上述总线仲裁的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于总线仲裁的方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。
45.基于上述目的，本发明实施例的第二个方面，提出了一种总线仲裁的系统。如图4所示，系统200包括如下模块：预处理模块，配置用于对输入端口的多个请求信号进行预处理，并预选择对应的仲裁模式；轮询模块，配置用于响应于预选择的仲裁模式为轮询仲裁，根据所述请求信号是单端口触发还是多端口同时触发采用对应的仲裁模式；优先级模块，配置用于响应于预选择的仲裁模式为固定优先级仲裁，按照最低有效位和最高有效位的方式进行仲裁；以及输出模块，配置用于将仲裁后的结果进行拼凑以得到最终结果，并通过缓存寄存器输出所述最终结果。
46.在一些实施方式中，所述轮询模块配置用于：响应于所述请求信号是单端口触发，对所述请求信号采用固定优先级仲裁；以及响应于所述请求信号是多端口同时触发，对所述请求信号采用轮询仲裁。
47.在一些实施方式中，所述轮询模块配置用于：将所述请求信号与掩码信号进行与操作以完成对输入信号的筛选。
48.在一些实施方式中，所述轮询模块配置用于：选择触发的端口获取优先级，并禁用轮询仲裁模式。
49.基于上述目的，本发明实施例的第三个方面，提出了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如下步骤：s1、对输入端口的多个请求信号进行预处理，并预选择对应的仲裁模式；s2、响应于预选择的仲裁模式为轮询仲裁，根据所述请求信号是单端口触发还是多端口同时触发采用对应的仲裁模式；s3、响应于预选择的仲裁模式为固定优先级仲裁，按照最低有效位和最高有效位的方式进行仲裁；以及s4、将仲裁后的结果进行拼凑以得到最终结果，并通过缓存寄存器输出所述最终结果。
50.在一些实施方式中，所述根据所述请求信号是单端口触发还是多端口同时触发采用对应的仲裁模式包括：响应于所述请求信号是单端口触发，对所述请求信号采用固定优先级仲裁；以及响应于所述请求信号是多端口同时触发，对所述请求信号采用轮询仲裁。
51.在一些实施方式中，所述对所述请求信号采用轮询仲裁包括：将所述请求信号与掩码信号进行与操作以完成对输入信号的筛选。
52.在一些实施方式中，所述对所述请求信号采用固定优先级仲裁包括：选择触发的端口获取优先级，并禁用轮询仲裁模式。
53.如图5所示，为本发明提供的上述总线仲裁的计算机设备的一个实施例的硬件结
构示意图。
54.以如图5所示的装置为例，在该装置中包括一个处理器301以及一个存储器302。
55.处理器301和存储器302可以通过总线或者其他方式连接，图3中以通过总线连接为例。
56.存储器302作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本技术实施例中的总线仲裁的方法对应的程序指令/模块。处理器301通过运行存储在存储器302中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现总线仲裁的方法。
57.存储器302可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据总线仲裁的方法的使用所创建的数据等。此外，存储器302可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器302可选包括相对于处理器301远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
58.一个或者多个总线仲裁的方法对应的计算机指令303存储在存储器302中，当被处理器301执行时，执行上述任意方法实施例中的总线仲裁的方法。
59.执行上述总线仲裁的方法的计算机设备的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
60.本发明还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时执行总线仲裁的方法的计算机程序。
61.如图6所示，为本发明提供的上述总线仲裁的计算机存储介质的一个实施例的示意图。以如图6所示的计算机存储介质为例，计算机可读存储介质401存储有被处理器执行时执行如上方法的计算机程序402。
62.最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，总线仲裁的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(rom)或随机存储记忆体(ram)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
63.以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
64.应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
65.上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
66.本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件
来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
67.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。