技术特征：
1.一种用于对输入值执行数字递推运算的数据处理装置，所述数据处理装置包括：接收器电路系统，所述接收器电路系统被配置为接收所述数字递推运算的先前迭代的余数值；以及比较电路系统，所述比较电路系统被配置为将所述数字递推运算的所述先前迭代的所述余数值的最高有效位同与所述数字递推运算的结果的下一个数字的可用数字相关联的多个选择常数中的每一个选择常数进行比较，并且基于所述比较输出所述数字递推运算的所述结果的所述下一个数字，其中所述选择常数中的每一个选择常数与所述可用数字和输入参数中的一者相关联；以及存储电路系统，所述存储电路系统被配置为存储所述选择常数的子集，所述选择常数的所述子集从所述选择常数中排除与来自所述可用数字的排除数字相关联的排除的选择常数。2.根据权利要求1所述的数据处理装置，包括：转换电路系统，所述转换电路系统被配置为从存储在所述存储电路系统中的所述选择常数生成所述排除的选择常数。3.根据权利要求1或2中任一项所述的数据处理装置，其中所述转换电路系统被配置为通过对存储在所述存储电路系统中的所述选择常数中的一个选择常数的符号执行选择性反转来生成所述排除的选择常数。4.根据权利要求3所述的数据处理装置，其中所述选择常数中的所述一个选择常数与同一个输入参数和所述可用数字中一个不同的可用数字相关联，作为所述排除的选择常数。5.根据权利要求3所述的数据处理装置，其中所述存储电路系统被配置为针对所述选择常数存储异常标记以指示是否发生所述选择性反转以生成所述排除的选择常数。6.根据权利要求1至5中任一项所述的数据处理装置，其中所述数字递推运算是平方根数字递推运算；并且所述输入参数是部分根。7.根据权利要求1至5中任一项所述的数据处理装置，其中所述数字递推运算是除法数字递推运算；并且所述输入参数是除数。8.根据权利要求1至5中任一项所述的数据处理装置，其中在除法运算模式下，所述数字递推运算是除法数字递推运算，并且所述输入参数是除数；并且在平方根运算模式下，所述数字递推运算是平方根数字递推运算，并且所述输入参数是部分根。9.根据权利要求1至2中任一项所述的数据处理装置，其中在除法运算模式下，所述数字递推运算是除法数字递推运算，并且所述输入参数是除数；在平方根运算模式下，数字递推运算是平方根数字递推运算，并且输入参数是部分根；并且
所述选择常数中的每一个选择常数是除法数字递推运算选择常数，或者所述选择常数中的每一个选择常数是平方根数字数字递推运算选择常数。10.根据权利要求9所述的数据处理装置，其中所述选择常数中的每一个选择常数是除法数字递推运算选择常数。11.根据权利要求10所述的数据处理装置，其中所述转换电路系统被配置为通过选择性反转所述除法数字递推运算选择常数中的一个除法数字递推运算选择常数的符号，在所述除法运算模式下生成所述排除的选择常数。12.根据权利要求10至11中任一项所述的数据处理装置，其中所述转换电路系统被配置为通过参考所述除法数字递推运算选择常数中的一个除法数字递推运算选择常数，在所述平方根运算模式下生成所述排除的选择常数。13.根据权利要求12所述的数据处理装置，其中所述存储电路系统被配置为存储所述平方根运算模式下所述排除的选择常数与所述除法数字递推运算选择常数中的所述一个除法数字递推运算选择常数之间的多个映射。14.根据权利要求11至13中任一项所述的数据处理装置，其中所述存储电路系统被配置为针对所述选择常数存储异常标记以指示是否发生所述选择性反转以生成所述排除的选择常数。15.根据任一前述权利要求所述的数据处理装置，其中所述数字递推运算以基数8为单位。16.一种用于对输入值执行数字递推运算的数据处理方法，所述数据处理方法包括：接收所述数字递推运算的先前迭代的余数值；以及将所述数字递推运算的所述先前迭代的所述余数值的最高有效位同与所述数字递推运算的结果的下一个数字的可用数字相关联的多个选择常数中的每一个选择常数进行比较，基于所述比较输出所述数字递推运算的所述结果的所述下一个数字，其中所述选择常数中的每一个选择常数与所述可用数字和输入参数中的一者相关联；以及存储所述选择常数的子集，所述选择常数的所述子集从所述选择常数中排除与来自所述可用数字的排除数字相关联的排除选择常数。17.一种用于存储计算机可读代码的计算机可读介质，所述计算机可读代码用于制造用于对输入值执行数字递推运算的数据处理装置，所述数据处理装置包括：接收器电路系统，所述接收器电路系统被配置为接收所述数字递推运算的先前迭代的余数值；以及比较电路系统，所述比较电路系统被配置为将所述数字递推运算的所述先前迭代的所述余数值的最高有效位同与所述数字递推运算的结果的下一个数字的可用数字相关联的多个选择常数中的每一个选择常数进行比较，并且基于所述比较输出所述数字递推运算的所述结果的所述下一个数字，其中所述选择常数中的每一个选择常数与所述可用数字和输入参数中的一者相关联；以及存储电路系统，所述存储电路系统被配置为存储所述选择常数的子集，所述选择常数的所述子集从所述选择常数中排除与来自所述可用数字的排除数字相关联的排除的选择常数。
技术总结
一种用于对输入值执行数字递推运算的数据处理装置包括接收器电路系统，该接收器电路系统用于接收该数字递推运算的先前迭代的余数值。比较电路系统将该数字递推运算的该先前迭代的该余数值的最高有效位同与该数字递推运算的结果的下一个数字的可用数字相关联的多个选择常数中的每一个选择常数进行比较，并且基于这些比较输出该数字递推运算的该结果的该下一个数字。这些选择常数中的每一个选择常数与这些可用数字和输入参数中的一者相关联。存储电路系统存储这些选择常数的子集，这些选择常数的该子集从这些选择常数中排除与来自这些可用数字的排除数字相关联的排除的选择常数。选择常数。选择常数。
技术研发人员：J
受保护的技术使用者：Arm有限公司
技术研发日：2022.07.04
技术公布日：2023/1/2