指令分派方法、装置、电子设备及计算机可读存储介质与流程

1.本技术涉及计算机结构技术，尤其涉及指令分派方法、装置、电子设备及计算机可读存储介质。


背景技术：

2.乱序发射队列是高性能处理器的一个重要组件，是乱序指令窗口的一部分，乱序发射队列的深度对处理器的性能、频率和功耗有重要的影响。现有技术中，乱序发射队列中的某一个发射队列满了，便无法向该发射队列分派指令。若指令无法分派至发射队列，将会导致前端流水线全部停止，影响处理器的性能。因此，如何通过提高分派指令的效率来提高处理器的性能是处理器领域一直追求的目标。


技术实现要素：

3.本技术实施例提供一种指令分派方法、装置、电子设备及计算机可读存储介质，能够提高分派指令的效率，进而提高处理器的性能。
4.本技术实施例的技术方案是这样实现的：第一方面，本技术实施例提供一种指令分派方法，包括：设置指令分派缓存；在指令发射队列没有空闲时，将待分派指令存储至所述指令分派缓存；响应于所述指令发射队列有空闲，将所述指令分派缓存中的待分派指令分派至所述指令发射队列。
5.在一些可选实施例中，所述响应于所述指令发射队列有空闲，将所述指令分派缓存中的待分派指令分派至所述指令发射队列包括：按照所述指令分派缓存中指令的存储顺序，将所述指令分派缓存中的待分派指令分派至所述指令发射队列。
6.在一些可选实施例中，所述指令分派缓存包括至少一个子指令分派缓存，每个所述子指令分派缓存用于存储至少一种类型的指令，任意两个子指令分派缓存存储的指令的类型不完全相同。
7.所述响应于所述指令发射队列有空闲，将所述指令分派缓存中的待分派指令分派至所述指令发射队列包括：第一类型的指令对应的第一指令发射队列有空闲时，将第一子指令分派缓存中的待分派指令分派至所述第一指令发射队列；其中，所述第一子指令分派缓存至少用于存储所述第一类型的指令。
8.在一些可选实施例中，所述将第一子指令分派缓存中的待分派指令分派至所述第一指令发射队列，包括：按照所述第一子指令分派缓存中指令的存储顺序，将所述第一子指令分派缓存中的待分派指令分派至所述第一指令发射队列。
9.在一些可选实施例中，所述按照所述第一子指令分派缓存中指令的存储顺序，将所述第一子指令分派缓存中的待分派指令分派至所述第一指令发射队列包括：将所述第一子指令分派缓存中最先存储的待分派指令，分派至所述第一指令发射队列。
10.在一些可选实施例中，所述指令分派缓存用于存储全部类型的指令，所述全部类型的指令对应一个指令发射队列。
11.第二方面，本技术实施例提供一种指令分派装置，所述指令分派装置包括：设置单元，用于设置指令分派缓存；处理单元，用于在指令发射队列没有空闲时，将待分派指令存储至所述指令分派缓存；分派单元，用于响应于所述指令发射队列有空闲，将所述指令分派缓存中的待分派指令分派至所述指令发射队列。
12.在一些可选实施例中，所述分派单元，用于按照所述指令分派缓存中指令的存储顺序，将所述指令分派缓存中的待分派指令分派至所述指令发射队列。
13.在一些可选实施例中，所述指令分派缓存包括至少一个子指令分派缓存，每个所述子指令分派缓存用于存储至少一种类型的指令，任意两个子指令分派缓存存储的指令的类型不完全相同。
14.在一些可选实施例中，所述分派单元，用于第一类型的指令对应的第一指令发射队列有空闲时，将第一子指令分派缓存中的待分派指令分派至所述第一指令发射队列；其中，所述第一子指令分派缓存至少用于存储所述第一类型的指令。
15.在一些可选实施例中，所述分派单元，用于按照所述第一子指令分派缓存中指令的存储顺序，将所述第一子指令分派缓存中的待分派指令分派至所述第一指令发射队列。
16.在一些可选实施例中，所述分派单元，用于将所述第一子指令分派缓存中最先存储的待分派指令，分派至所述第一指令发射队列。
17.在一些可选实施例中，所述指令分派缓存用于存储全部类型的指令，所述全部类型的指令对应一个指令发射队列。
18.第三方面，本技术实施例提供一种电子设备，所述电子设备包括：处理器、存储器和总线；所述存储器存储可执行指令；所述处理器与所述存储器之间通过所述总线通信，所述处理器执行所述存储器中存储的可执行指令时，实现上述的指令分派方法。
19.第四方面，本技术实施例提供一种计算机可读存储介质，存储有可执行指令，用于被处理器执行时，实现本技术实施例提供的指令分派方法。
20.第五方面，本技术实施例提供一种计算机程序产品，其特征在于，所述计算机程序产品包括计算机程序/指令，所述计算机程序/指令被处理器执行时实现上述的指令分派方法。
21.本技术实施例提供的指令分派方法包括：设置指令分派缓存；在指令发射队列没有空闲时，将待分派指令存储至所述指令分派缓存；响应于所述指令发射队列有空闲，将所述指令分派缓存中的待分派指令分派至所述指令发射队列。本技术实施例通过增加设置指
令分派缓存，使得待分派至已满的指令发射队列的指令可以存储至指令分派缓存，避免指令堵塞；以及避免指令堵塞引起的前端流水线停止，提高指令分派效率和处理器性能。并且，指令堵塞会导致指令发射队列利用不均衡，进而引起资源浪费；本技术通过避免指令堵塞，能够提升资源利用率。
附图说明
22.图1是相关技术中的指令处理流程示意图；图2是本技术实施例提供的将指令分派至队列的一种处理流程示意图；图3是本技术实施例提供的将指令分派至队列的另一种处理流程示意图；图4是本技术实施例提供的将指令分派至队列的又一种处理流程示意图；图5是本技术实施例提供的指令分派方法的一种可选处理流程示意图；图6是本技术实施例提供的将指令分派至队列的又一种处理流程示意图；图7是本技术实施例提供的指令分派装置的组成结构示意图；图8是本技术实施例提供的电子设备的结构示意图。
具体实施方式
23.为了使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术作进一步地详细描述，所描述的实施例不应视为对本技术的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。
24.在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解,
ꢀ“
一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
25.在以下的描述中，所涉及的术语“第一\第二”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本技术实施例能够以除了在这里图示或描述的以外的顺序实施。
26.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本技术实施例的目的，不是旨在限制本技术。
27.应理解，在本技术的各种实施例中，各实施过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本技术实施例的实施过程构成任何限定。
28.对本技术实施例进行进一步详细说明之前，对本技术实施例中涉及的名词和术语进行说明，本技术实施例中涉及的名词和术语适用于如下的解释。
29.1）流水线：是一种将多条指令重叠执行的实现技术，流水线中的每个步骤完成指令的一部分，每一步骤称为流水级或流水段，流水级前后相连，形成流水线；指令在流水线的一端进入，通过这些流水级在流水线的另一端退出。
30.2）指令：一条指令以二进制编码的形式存放在存储器中，一条指令包括操作码和操作数，操作码决定要完成的操作，操作数包括参加运算的数据及其所在的单元地址。
31.3）功能单元：用于执行指令，可以包括主整数单元、浮点与整数乘法器、浮点加法
器、浮点和整型除法器；其中，主整数单元用于处理载入和存储、整型算术逻辑部件运算器（arithmetic logical unit，alu）操作和分支；浮点加法器处理浮点加、减和转换。
32.4）缓存（cache）：是指可以进行高速数据交换的存储器，缓存的访问速度比一般随机存取存储器快的一种高速存储器。
33.相关技术中，指令的处理流程示意图，如图1所示，在一条流水线中一条指令的生命周期包括：取指、译码、执行、访存和写回。其中，指令取指是指将指令从存储器中读取出来的过程。指令译码是指存储器中取出来的指令进行翻译的过程，经过译码之后得到指令需要的操作数寄存器索引，可以使用此索引从通用寄存器组（register file）中将操作数读出。指令译码之后所需要进行的计算类型都已得知，并且已经从通用寄存器组中读取出了所需的操作数，那么接下来便进行指令执行（instruction execute）。指令执行是指对指令进行真正运算的过程。例如，如果指令是一条加法运算指令，则对操作数进行加法操作；如果是减法运算指令，则对操作数进行减法操作。在“执行”阶段的最常见部件为alu，作为实施具体运算的硬件功能单元。访存是指存储器访问指令将数据从存储器中读出，或者写入存储器的过程。写回是指将指令执行的结果写回通用寄存器组的过程，如果是普通运算指令，该结果值来自于“执行”阶段计算的结果；如果是存储器读指令，该结果来自于“访存”阶段从存储器中读取出来的数据。
34.基于图1所示的指令处理流程，指令经过译码之后，在进入执行阶段之前，需要先将指令分派至不同的功能单元对应的指令发射队列中，再将满足发射条件的指令从功能单元对应的指令发射队列中调度出来，并发射到功能单元，以使功能单元执行指令。
35.将指令分派至指令发射队列的一种处理流程示意图，如图2所示，处理器包括一个集中式发射队列，所有类型的指令均分派至该集中式发射队列中；再根据指令的类型将集中式发射队列中的指令发射至不同的功能单元。由于集中式发射队列的每一项都可以包括任意类型的指令，因此在队列项的字段设置上需要保证能够保存操作数及控制信息需求最多的指令，导致在保存较简单指令时，会有一部分字段空闲的情况，存在资源浪费的问题。
36.将指令分派至指令发射队列的另一种处理流程示意图，如图3所示，处理器包括多个分布式发射队列，每个分布式发射队列仅可以保存一种类型的指令，每个分布式发射队列只能向一个功能单元发射指令。由于每个分布式发射队列仅保存一种类型的指令，因此队列项的字段设置只需保证能保存一种类型指令的操作数及控制信息需求即可，使得分布式发射队列的面积较小、深度较浅、时序较好；但是，由于指令类型的分布存在较强的动态性，经常出现某个分布式发射队列已满，而其它发射队列还有空闲的情况；而指令分派是顺序的，只要一个分布式发射队列已满，指令分派就会暂停，这将导致其它有空闲项的分布式发射队列得不到指令分派，出现资源浪费的问题。
37.将指令分派至队列的又一种处理流程示意图，如图4所示，处理器包括多个分布式发射队列，每个分布式发射队列可以保存多种不同类型的指令，每个分布式发射队列可以向多个功能单元发射指令。该方案虽然解决了图3所示的指令分派至队列的处理流程中由于有空闲项的分布式发射队列得不到指令分派，而出现资源浪费的问题，但是增加了队列项内字段的浪费，增加了队列深度，进而导致队列的时序性较差。
38.其中，乱序发射队列的队列项的结构示意图，如下表1所示，乱序发射队列的队列项包括：指令的全局标识（globally unique identifier，gid）、指令控制信息、源操作数控
制信息和目的寄存器。其中，gid用于在整个处理器核中标识一条指令；指令控制信息包括操作类型、指令延迟和功能单元流水线等；源操作数控制信息包括寄存器号、就绪标志和产生该数据的功能单元等；目的寄存器用于记录指令的目的寄存器号。
39.表1.乱序发射队列的队列项的结构示意图
gid指令控制信息源操作数0控制信息
…
源操作数n控制信息目的寄存器1
…
目的寄存器m
相关技术中，指令发射队列中的任意一个指令发射队列满了，或者任意一个指令发射队列没有空闲，后续产生的待发射指令需要分派至没有空闲（或已满）的指令发射队列时，前端流水线需全部暂停处理；如此，会降低处理器的性能。
40.本技术实施例提供的指令分派方法的一种可选处理流程，如图5所示，至少包括以下步骤：步骤s101，设置指令分派缓存。
41.在一些实施例中，可以从处理器已有的缓存中划分一个缓存，划分出的缓存作为指令分派缓存；也可以在处理器中设置一个新的缓存，该新的缓存作为指令分派缓存。
42.在一些实施例中，针对图3或图4所示的分布式发射队列，指令分派缓存可以包括至少一个子指令分派缓存，每个子指令分派缓存用于存储至少一种类型的指令，任意两个子指令分派缓存存储的指令的类型不完全相同。其中，任意两个子指令分派缓存存储的指令的类型不完全相同，可以是两个子指令分派缓存存储的指令的类型完全不同；或者两个子指令分派缓存存储的指令的类型一部分相同，两个子指令分派缓存存储的指令的类型另一部分不同。指令类型的差异可以包括：目的寄存器个数、源寄存器个数、是否带有立即数操作数、立即数操作数位宽、指令控制信息位宽、指令间顺序性要求。
43.针对图2所示的集中式发射队列，指令分派缓存用于存储全部类型的指令，全部类型的指令对应一个指令发射队列。
44.在一些实施例中，处理器已有的缓存可以是一级缓存（l1 cache），也可以是二级缓存（l2 cache）。其中，l1 cache是中央处理器（central processing unit，cpu）的第一层高速缓存，l2 cache是cpu的第二层高速缓存。
45.步骤s102，在指令发射队列没有空闲时，将待分派指令存储至所述指令分派缓存。
46.在一些实施例中，待分派指令可以是指令经过译码之后，需要进入指令执行阶段之前的指令。根据执行待分派指令的功能单元，将待分派指令分派至对应的指令发射队列。在具体实施时，每个功能单元对应一个指令发射队列，不同的功能单元可以对应同一个指令发射队列。若执行待分派指令的功能单元对应的指令发射队列没有空闲，则将待分派指令存储至指令分派缓存。如此，能够避免在分派指令时产生指令阻塞，使得前端流水线能够持续进行而不中断或不停止，进而提高分派指令的效率和处理器的性能。
47.步骤s103，响应于所述指令发射队列有空闲，将所述指令分派缓存中的待分派指令分派至所述指令发射队列。
48.在一些实施例中，若将已满的指令发射队列中的指令发射至功能单元，则指令发射队列会有空闲；该场景下，可以将指令分派缓存中的待分派指令分派至指令发射队列。
49.在具体实施时，若指令发射队列有空闲，可以按照所述指令分派缓存中指令的存储顺序，将所述指令分派缓存中的待分派指令分派至所述指令发射队列。例如，遵循先入先出原则，先存储至指令分派缓存的指令，优先分派至与该指令的类型对应的空闲的指令发
射队列。
50.在一些可选实施例中，针对图3或图4所示的分布式发射队列，指令分派缓存至少包括第一子指令分派缓存，第一子指令分派缓存中可以只存储第一类型的指令，也可以存储第一类型的指令和除第一类型外的其他类型的指令；第一类型的指令对应的第一指令发射队列有空闲时，将第一子指令分派缓存中的待分派指令分派至所述第一指令发射队列。具体的，可以按照所述第一子指令分派缓存中指令的存储顺序，将所述第一子指令分派缓存中的待分派指令分派至所述第一指令发射队列；如，将所述第一子指令分派缓存中最先存储的待分派指令，分派至所述第一指令发射队列。
51.作为一种示例，第一子指令分派缓存中只存储第一类型的指令，若第一指令发射队列中由没有空闲切换为有空闲，则将最先存储至第一子指令分派缓存分派至第一子指令分派缓存。
52.作为另一种示例，第一子指令分派缓存中存储第一类型的指令和第二类型的指令，第一指令发射队列中存储有第一类型的指令和第二类型的指令；若第一指令发射队列由没有空闲切换为有空闲，则确定第一类型的指令和第二类型的指令中最先存储至第一子指令分派缓存中的待分派指令，将最先存储至第一子指令分派缓存中的待分派指令分派至第一指令发射队列。在该场景下，最先存储至第一子指令分派存储中的待分派指令可以是第一类型的指令，也可以是第二类型的指令。
53.在另一些可选实施例中，针对图2所示的集中式发射队列，指令分派缓存用于存储全部类型的指令，所述全部类型的指令对应一个指令发射队列。作为示例，若指令发射队列由没有空闲切换为有空闲，则确定指令分派缓存中全部类型的指令中最先存储的待分派指令，将最先存储的待分派指令分派至指令发射队列。
54.还有一些实施例中，将指令分派至队列的又一种处理流程示意图，如图6所示，一种类型的指令可以存储在至少两个指令发射队列，功能单元1对应的第一类型的指令可以存储于指令分派队列1和指令分派队列2，功能单元2对应的第二类型的指令可以存储于指令分派队列x和指令分派队列2，功能单元n-1对应的第n-1类型的指令可以存储于指令分派队列n-1和指令分派队列q,功能单元n对应的第n类型的指令可以存储于指令分派队列n和指令分派队列q。在具体实施时，若第一类型的指令对应的任何一个指令分派队列有空闲，则可以将最先存储至指令分派缓存中的第一类型的指令分派至空闲的指令分派队列。举例来说，若指令分派队列1和指令分派队列2均存储第一类型的指令，且指令分派队列1和指令分派队列2均已满；则新产生的第一类型的待发射指令将存储至指令分派缓存。在指令分派队列1和指令分派队列2中的任意一个指令分派队列有空闲时，则将指令分派缓存中最先存储的第一类型的待发射指令存储至指令分派队列1或指令分派队列2中空闲的指令分派队列。再举例，若指令分派队列1和指令分派队列2均存储第一类型的指令，且指令分派队列1和指令分派队列2均已满；则新产生的第一类型的待发射指令将存储至指令分派缓存。在指令分派队列1和指令分派队列2中同时有空闲时，可以将指令分派缓存中最先存储的第一类型的待发射指令随机存储至指令分派队列1或指令分派队列2；或者将指令分派缓存中最先存储的第一类型的待发射指令分派至指令分派队列1和指令分派队列2中对应的功能单元少的指令分派队列，即将指令分派队列1和指令分派队列2。
55.需要说明的是，本技术实施例中指令发射队列有空闲，是指指令发射队列中有空
闲的位置可以存放指令，可以向指令发射队列分派指令。本技术实施例中指令发射队列没有空闲或指令发射队列已满，是指指令发射队列中没有空闲的位置可以存放指令，不能够向指令发射队列分派指令。
56.本技术实施例通过增加设置指令分派缓存，使得待分派至已满的指令发射队列的指令可以存储至指令分派缓存，避免指令堵塞；以及避免指令堵塞引起的前端流水线停止，提高指令分派效率和处理器性能。并且，指令堵塞会导致指令发射队列利用不均衡，进而引起资源浪费；本技术通过避免指令堵塞，能够提升资源利用率。
57.需要说明的是，自第一台通用电子计算机问世以来，计算机技术在几十年间取得了飞速的发展，计算机技术的飞速发展得益于计算机体系结构的改进以及计算机生产技术的发展。计算机生产技术对计算机技术的发展的贡献一直是稳定的；然而，由于计算机体系结构经历几十年的改进，使得计算机体系结构的改进空间愈发狭小，因此针对计算机体系结构的任意小的改进都将对处理器的性能和计算机技术的发展带来较明显的影响。
58.本技术实施例提供的指令分派装置可以采用软件方式实现，图7示出了存储在存储器中的指令分派装置，包括了多个模块，模块可以是程序和插件等形式的软件，包括以下软件模块：设置单元701，用于设置指令分派缓存；处理单元702，用于在指令发射队列没有空闲时，将待分派指令存储至所述指令分派缓存；分派单元703，用于响应于所述指令发射队列有空闲，将所述指令分派缓存中的待分派指令分派至所述指令发射队列。
59.在一些可选实施例中，所述分派单元703，用于按照所述指令分派缓存中指令的存储顺序，将所述将指令分派缓存中的待分派指令分派至所述指令发射队列。
60.在一些可选实施例中，所述指令分派缓存包括至少一个子指令分派缓存，每个所述子指令分派缓存用于存储至少一种类型的指令，任意两个子指令分派缓存存储的指令的类型不完全相同。
61.在一些可选实施例中，所述分派单元703，用于第一类型的指令对应的第一指令发射队列有空闲时，将第一子指令分派缓存中的待分派指令分派至所述第一指令发射队列；其中，所述第一子指令分派缓存至少用于存储所述第一类型的指令。
62.在一些可选实施例中，所述分派单元703，用于按照所述第一子指令分派缓存中指令的存储顺序，将所述第一子指令分派缓存中的待分派指令分派至所述第一指令发射队列。
63.在一些可选实施例中，所述分派单元703，用于将所述第一子指令分派缓存中最先存储的待分派指令，分派至所述第一指令发射队列。
64.在一些可选实施例中，所述指令分派缓存用于存储全部类型的指令，所述全部类型的指令对应一个指令发射队列。
65.需要说明的是，本技术实施例中指令分派装置的描述，与上述指令分派方法实施例的描述是类似的，具有同方法实施例相似的有益效果，因此不做赘述。
66.下面说明本技术实施例提供的电子设备的示例性应用，本技术实施例提供的电子设备可以实施为电子设备，所述电子设备可以是服务器或终端设备。
67.服务器可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统，还可以是提供云计算服务的云服务器。终端设备可以是智能手机、平板电脑、笔记本电脑、台式计算机、智能音箱、智能手表等，但并不局限于此。终端设备以及服务器可以通过有线或无线通信方式进行直接或间接地连接，本技术实施例在此不做限制。
68.参见图8，图8是本技术实施例提供的电子设备400的结构示意图，图8所示的电子设备400包括：至少一个处理器410、存储器450和总线440；电子设备400中的各个组件通过总线440耦合在一起。可理解，总线440用于实现这些组件之间的连接通信。总线440除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图8中将各种总线都标为总线440。
69.处理器410可以是一种集成电路芯片，具有信号的处理能力，例如通用处理器、数字信号处理器（dsp，digital signal processor），或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等，其中，通用处理器可以是微处理器或者任何常规的处理器等。
70.存储器450中存储有用于实现本技术实施例提供的指令分派方法的可执行指令，指令分派方法可由图8所示的指令分派装置中的设置单元701、处理单元702和分派单元703实现；存储器450可以是可移除的，不可移除的或其组合。示例性的硬件设备包括固态存储器，硬盘驱动器，光盘驱动器等。存储器450可选地包括在物理位置上远离处理器410的一个或多个存储设备。
71.在一些实施例中，存储器450能够存储数据以支持各种操作，这些数据的示例包括程序、模块和数据结构或者其子集或超集。
72.在一些实施例中，电子设备400还可以包括：操作系统451，包括用于处理各种基本系统服务和执行硬件相关任务的系统程序，例如框架层、核心库层、驱动层等，用于实现各种基础业务以及处理基于硬件的任务；网络通信模块452，用于经由一个或多个（有线或无线）网络接口420到达其他计算设备，示例性的网络接口420包括：蓝牙、无线相容性认证（wifi）、和通用串行总线（usb，universal serial bus）等。
73.本技术实施例提供一种存储有可执行指令的计算机可读存储介质，其中存储有可执行指令，当可执行指令被处理器执行时，将引起处理器执行本技术实施例提供的指令分派方法，例如，如图5示出的指令分派方法。
74.在一些实施例中，计算机可读存储介质可以是fram、rom、prom、eprom、eeprom、闪存、磁表面存储器、光盘、或cd-rom等存储器；也可以是包括上述存储器之一或任意组合的各种设备。
75.在一些实施例中，可执行指令可以采用程序、软件、软件模块、脚本或代码的形式，按任意形式的编程语言（包括编译或解释语言，或者声明性或过程性语言）来编写，并且其可按任意形式部署，包括被部署为独立的程序或者被部署为模块、组件、子例程或者适合在计算环境中使用的其它单元。
76.作为示例，可执行指令可被部署为在一个计算设备上执行，或者在位于一个地点的多个计算设备上执行，又或者，在分布在多个地点且通过通信网络互连的多个计算设备上执行。
77.本技术实施例提供一种计算机程序产品，所述计算机程序产品包括计算机程序/指令，所述计算机程序/指令被处理器执行时实现本技术所述的指令分派方法。
78.以上，仅为本技术的实施例而已，并非用于限定本技术的保护范围。凡在本技术的精神和范围之内所作的任何修改、等同替换和改进等，均包含在本技术的保护范围之内。