一种JBOF中PAX模块的ID配置方法及相关组件与流程

一种jbof中pax模块的id配置方法及相关组件
技术领域
1.本发明涉及存储技术领域，特别是涉及一种jbof中pax模块的id配置方法及相关组件。


背景技术：

2.目前，为了实现存储系统的扩容，且保证扩容后的存储容量足够通常会将jbof(just a bound of flash，硬盘扩展柜)级联以形成级联拓扑存储结构，fabric级联方式是一种实现上述级联的新型连接方式。
3.现有技术中，为了实现上述fabric级联方式时，jbof中pax模块的id配置，需要额外增设多位拨码开关，具体的，拆开jbof外壳，并在其中增设多位拨码开关与pax模块的走线，以使操作人员在外部通过拨动所述多位拨码开关的方式实现对于所述pax模块的id的配置。但是这种方式过于复杂繁琐，且手动操作的方式在实际应用中存在拨码不到位、人为操作失误而导致pax模块接收到的id有误，进而导致其id配置错误的情况，影响整个级联拓扑存储结构的可靠工作。


技术实现要素：

4.本发明的目的是提供一种jbof中pax模块的id配置方法及相关组件，无需额外设置多位拨码开关，通过硬件走线配合软件控制逻辑即可实现依靠线缆连接状态配置pax模块id，且实现方式简单可靠，保证了整个级联拓扑存储结构的可靠工作。
5.为解决上述技术问题，本发明提供了一种jbof中pax模块的id配置方法，应用于jbof中的处理器，所述处理器的第一输入端与所述jbof中的usp端口连接，第二输入端与所述jbof中的fabric端口连接，输出端与所述jbof中的pax模块连接，所述jbof中pax模块的id配置方法包括：
6.分别监测所述usp端口及所述fabric端口处的线缆连接状态；
7.基于各所述线缆连接状态及预设连接状态-id对应关系，确定所述pax模块的唯一id；
8.配置所述pax模块的id为所述唯一id。
9.优选的，监测所述usp端口处的线缆连接状态，包括：
10.判断自身的所述第一输入端是否接收到第一在位标识信号，所述第一在位标识信号表征所述jbof与存储控制器连接；
11.若是，确定所述usp端口处的线缆连接状态为已连接。
12.优选的，监测所述fabric端口处的线缆连接状态，包括：
13.判断自身的所述第二输入端是否接收到第二在位标识信号，所述第二在位标识信号表征所述jbof与其他级联模块连接；
14.若是，确定所述fabric端口处的线缆连接状态为已连接。
15.优选的，所述处理器的第一输出端具体与所述pax模块的第一gpio引脚连接，所述
处理器的第二输出端具体与所述pax模块的第二gpio引脚连接；
16.配置所述pax模块的id为所述唯一id，包括：
17.基于所述唯一id及预设id表示-信号标识对应关系分别向所述第一gpio引脚及所述第二gpio引脚发送对应的配置标识信号，以便所述pax模块根据接收到的所述配置标识信号更新自身的id为所述唯一id后，运行与所述唯一id对应的配置文件。
18.优选的，所述处理器为cpld。
19.优选的，基于各所述线缆连接状态及预设连接状态-id对应关系确定所述pax模块的唯一id，包括：
20.判断所述usp端口处的线缆连接状态是否为已连接；
21.若是，确定所述pax模块的id为预设第一唯一id，其中，所述预设第一唯一id表征所述jbof处于级联拓扑存储结构的第一级。
22.优选的，在判定所述usp端口处的线缆连接状态为未连接时，包括：
23.判断所述fabric端口处的线缆连接状态是否为已连接；
24.若是，确定所述pax模块的id为预设第二唯一id，其中，所述预设第二唯一id表征所述jbof处于所述级联拓扑存储结构的第二级。
25.为解决上述技术问题，本发明还提供了一种jbof中pax模块的id配置系统，应用于jbof中的处理器，所述处理器的第一输入端与所述jbof中的usp端口连接，第二输入端与所述jbof中的fabric端口连接，输出端与所述jbof中的pax模块连接，所述jbof中pax模块的id配置系统包括：
26.第一监测单元，用于分别监测所述usp端口及所述fabric端口处的线缆连接状态；
27.唯一id确定单元，用于基于各所述线缆连接状态及预设连接状态-id对应关系，确定所述pax模块的唯一id；
28.配置单元，用于配置所述pax模块的id为所述唯一id。
29.为解决上述技术问题，本发明还提供了一种jbof中pax模块的id配置装置，包括：
30.存储器，用于存储计算机程序；
31.处理器，用于执行如上述所述的jbof中pax模块的id配置方法的步骤。
32.为解决上述技术问题，本发明还提供了一种计算机可读存储介质，包括：
33.所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述所述的jbof中pax模块的id配置方法的步骤。
34.本技术提供了一种jbof中pax模块的id配置方法及相关组件，将处理器分别与jbof中的usp端口及fabric端口连接，于是分别监测所述usp端口及所述fabric端口处的线缆连接状态，预先设置好了预设连接状态-id对应关系，进而基于各线缆连接状态及预设连接状态-id对应关系可确定pax模块的唯一id，进而配置pax模块的id至所述唯一id。相较于现有技术，本技术中的方案无需额外设置多位拨码开关，通过硬件走线配合软件控制逻辑即可实现依靠线缆连接状态配置pax模块id，且实现方式简单可靠，保证了整个级联拓扑存储结构的可靠工作。
附图说明
35.为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所
需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
36.图1为本发明提供的一种jbof中pax模块的id配置方法的流程图；
37.图2为本发明提供的一种级联拓扑存储结构的结构示意图；
38.图3为本发明提供的一种jbof的内部结构示意图；
39.图4为本发明提供的一种jbof中pax模块的id配置系统的结构示意图；
40.图5为本发明提供的一种jbof中pax模块的id配置装置的结构示意图。
具体实施方式
41.本发明的核心是提供一种jbof中pax模块的id配置方法及相关组件，无需额外设置多位拨码开关，通过硬件走线配合软件控制逻辑即可实现依靠线缆连接状态配置pax模块id，且实现方式简单可靠，保证了整个级联拓扑存储结构的可靠工作。
42.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
43.请参照图1，图1为本发明提供的一种jbof中pax模块的id配置方法的流程图。
44.本实施例中，考虑到现有技术中存储系统为了实现扩容，通常会连接jbof，且为了扩充至更大的存储容量，即保证扩容后的存储容量足够，通常会将jbof级联以形成级联拓扑存储结构，fabric级联方式是一种实现上述级联的新型连接方式，在该种级联方式下不需要配置upstream/downstream port(上/下游节点)的类型，只需将各jbof配置为fabric级联模式即可。
45.而实现上述fabric级联方式时，针对jbof中pax模块的id配置，需要拆开jbof外壳，并在其中增设多位拨码开关与pax模块的走线，以使操作人员在外部通过拨动所述多位拨码开关的方式实现对pax模块的id的配置。但是这种方式过于复杂繁琐，且手动操作的方式在实际应用中存在拨码不到位、人为操作失误而导致pax模块接收到的id有误，进而导致其id配置错误的情况。为解决上述技术问题，本技术提供了一种jbof中pax模块的id配置方法，简单可靠地实现了对于pax模块的id配置，进而保证了整个级联拓扑存储结构的可靠工作。
46.该jbof中pax模块的id配置方法，应用于jbof中的处理器，处理器的第一输入端与jbof中的usp端口连接，第二输入端与jbof中的fabric端口连接，输出端与jbof中的pax模块连接，该jbof中pax模块的id配置方法包括：
47.s11：分别监测usp端口及fabric端口处的线缆连接状态；
48.具体的，这里的jbof包括但不限于为hdd(hard disk drive，硬盘驱动器)型jbof，或者是，ssd(solid state disk，固态硬盘)型jbof；该jbof中包括处理器、用于连接如存储控制器等第一外部设备的usp端口、用于连接如其他jbof等第二外部设备的fabric端口、以及pax模块，该usp端口以及该fabric端口连接有外部设备时线缆连接状态会发生变化，由于增设了上述硬件走线，处理器可监测到所述线缆连接状态。
49.需要说明的是，这里的处理器包括但不限于为cpld(complex programmable logic device，复杂可编程逻辑器件)。
50.s12：基于各线缆连接状态及预设连接状态-id对应关系，确定pax模块的唯一id；
51.需要说明的是，预先存储好了预设连接状态-id对应关系，因此可确定pax模块的唯一id；此外，由于处于fabric级联方式下，各jbof中的pax模块的id应不同，因此，基于s12步骤可以确定当前该jbof的唯一id且不与其他jbof中的pax模块重复。
52.还需要说明的是，这里的pax模块本质上是一种pcie(peripheral component interconnect express，高速串行计算机扩展总线标准)交换芯片，是用来配置pcie的功能模式的芯片，更具体的，其可以理解为microchip一系列芯片的简称，如pm42100是其中一个型号的芯片。
53.s13：配置pax模块的id为唯一id。
54.可以理解的是，在s13步骤中配置pax模块的id为所述唯一id，则可以使得pax模块运行与所述唯一id对应的配置文件，以实现对应的功能。在此对于配置文件的具体内容不作特别的限定，根据实际需求设置即可。
55.综上，本技术提供了一种jbof中pax模块的id配置方法，将处理器分别与jbof中的usp端口及fabric端口连接，于是分别监测所述usp端口及所述fabric端口处的线缆连接状态，预先设置好了预设连接状态-id对应关系，进而基于各线缆连接状态及预设连接状态-id对应关系可确定pax模块的唯一id，进而配置pax模块的id至所述唯一id。相较于现有技术，本技术中的方案无需额外设置多位拨码开关，通过硬件走线配合软件控制逻辑即可实现依靠线缆连接状态配置pax模块id，且实现方式简单可靠，保证了整个级联拓扑存储结构的可靠工作。
56.在上述实施例的基础上：
57.作为一种优选的实施例，监测usp端口处的线缆连接状态，包括：
58.判断自身的第一输入端是否接收到第一在位标识信号，第一在位标识信号表征jbof与存储控制器连接；
59.若是，确定usp端口处的线缆连接状态为已连接。
60.本实施例中，给出了确定usp端口处线缆连接状态的方式，具体来说，usp端口为用于与存储控制器连接的端口，在该端口处未连接有存储控制器时，所述处理器的第一输入端将接收到表征所述jbof的usp端口未连接任何设备的第一不在位标识信号，可以理解的是，所述usp端口未接入任何设备时，可以反馈高电平信号，即该第一不在位标识信号为高电平信号，进而使得处理器确定usp端口处的线缆连接状态为未连接。
61.而当所述处理器的第一输入端接收到表征jbof与存储控制器连接的第一在位标识信号时，可以理解的是，具体的，所述usp端口因接入存储控制器而可以反馈与第一不在位标识信号相反的电平信号，如低电平信号，即该第一在位标识信号为低电平信号，进而使得处理器确定usp端口处的线缆连接状态为已连接。
62.可见，通过上述执行逻辑的设置，可以简单可靠地实现对于usp端口处的线缆连接状态的确定，为后续确定pax模块的唯一id提供基础。
63.作为一种优选的实施例，监测fabric端口处的线缆连接状态，包括：
64.判断自身的第二输入端是否接收到第二在位标识信号，第二在位标识信号表征
jbof与其他级联模块连接；
65.若是，确定fabric端口处的线缆连接状态为已连接。
66.本实施例中，给出了确定fabric端口处线缆连接状态的方式，具体来说，fabric端口为用于与其他级联模块中的fabric端口(也即其他jbof中的fabric端口)连接的端口，在该端口处未连接有其他jbof时，所述处理器的第二输入端将接收到表征所述jbof的fabric端口未连接任何设备的第二不在位标识信号，可以理解的是，所述fabric端口未接入任何设备时，可以反馈高电平信号，即该第二不在位标识信号为高电平信号，进而使得处理器确定fabric端口处的线缆连接状态为未连接。
67.而当所述处理器的第二输入端接收到表征jbof与其他jbof连接的第二在位标识信号时，可以理解的是，具体的，所述fabric端口因接入其他jbof而可以反馈与第二不在位标识信号相反的电平信号，如低电平信号，即该第二在位标识信号为低电平信号，进而使得处理器确定fabric端口处的线缆连接状态为已连接。
68.可见，通过上述执行逻辑的设置，可以简单可靠地实现对于fabric端口处的线缆连接状态的确定，为后续确定pax模块的唯一id提供基础。
69.作为一种优选的实施例，处理器的第一输出端具体与pax模块的第一gpio引脚连接，处理器的第二输出端具体与pax模块的第二gpio引脚连接；
70.配置pax模块的id为唯一id，包括：
71.基于唯一id及预设id表示-信号标识对应关系分别向第一gpio引脚及第二gpio引脚发送对应的配置标识信号，以便pax模块根据接收到的配置标识信号更新自身的id为唯一id后，运行与唯一id对应的配置文件。
72.本实施例中，给出了配置pax模块为所述唯一id的方式，考虑到目前应用到的级联拓扑存储结构通常包括两级，具体请参见图2，图2为本发明提供的一种级联拓扑存储结构的结构示意图，需要说明的是，其中以处理器为cpld为例，可见，处于所述级联拓扑存储结构第一级的jbof的usp端口将与存储控制器连接且该jbof中的fabric端口与处于第二级的jbof的fabric端口连接，处于第二级的jbof的usp端口处于未连接状态，所述pax模块可具体包括上述所述的第一gpio引脚及第二gpio引脚，连接方式见上述所述，此处不再赘述。
73.于是，控制发送至第一gpio引脚及第二gpio引脚的配置标识信号可实现pax模块的唯一id的配置。具体的，基于唯一id及预设id表示-信号标识对应关系分别向第一gpio引脚及第二gpio引脚发送对应的配置标识信号，所述pax模块可根据接收到的配置标识信号更新自身的id为唯一id，并在更新为所述唯一id后，可运行与所述唯一id对应的配置文件，以实现对应的功能。在此对于配置文件的具体内容不作特别的限定，根据实际需求设置即可，可见，通过上述方式可以简单可靠地实现pax模块的唯一id的配置。
74.作为一种优选的实施例，处理器为cpld。
75.本实施例中，考虑到cpld具有处理速度快、编程简单易实现及保密性好等优点，本技术中的处理器可以为cpld，需要说明的是，在此不限定该cpld的具体型号。
76.当然，这里的处理器也可以为mcu(microcontroller unit，微控制单元)等其他类型的处理器，在此不作特别的限定。
77.作为一种优选的实施例，基于各线缆连接状态及预设连接状态-id对应关系确定pax模块的唯一id，包括：
78.判断usp端口处的线缆连接状态是否为已连接；
79.若是，确定pax模块的id为预设第一唯一id，其中，预设第一唯一id表征jbof处于级联拓扑存储结构的第一级。
80.本实施例中，给出了具体确定所述pax模块的唯一id的实现方式。具体来说，在上述实施例中已经阐明的是，当该jbof的usp端口处的线缆连接状态已连接时，此时，无论该jbof的fabric端口的线缆连接状态为何，均说明当前该jbof处于所述级联拓扑存储结构的第一级，于是，可以确定当前该jbof中的pax模块的id为预设第一唯一id，如确定所述预设第一唯一id为0，进而基于该预设第一唯一id及预设id表示-信号标识对应关系分别向pax模块中的第一gpio引脚及第二gpio引脚发送对应的配置标识信号，对应于上述举例，如向第一gpio引脚及第二gpio引脚均发送低电平，以表征配置所述pax模块的id为0。
81.请首先参见图3，图3为本发明提供的一种jbof的内部结构示意图，其中，以处理器为cpld为例，且将第一gpio引脚表示为gpiox，且第二gpio引脚表示为gpioy，且处理器与usp端口处连接的第一输入端表示为present1，且处理器与fabric端口处连接的第二输入端表示为present2，在此表示基础上，结合上述实施例中的阐述，对本条实施例中的pax模块的预设第一唯一id的确定时的可能情况表述如表1。
82.表1
83.present1present2gpioygpioxpax模块的id(二进制表示)000000010000
84.需要说明的是，表1中所述0表示低电平且对应于present1表示当前该usp端口处已连接存储控制器，所述1表示高电平且对应于present2表示当前该fabric端口处已连接其他jbof。
85.结合表1可见，在该jbof的usp端口处的连接线缆状态为已连接时，无论fabric端口处是否已连接有其他jbof，均将该jbof中的pax模块的id配置为预设第一唯一id，其中表1中所述的预设第一唯一id为0(对应于二进制表示为00)。可见，通过上述方式可以简单可靠地实现pax模块的预设第一唯一id的配置，保证了整个级联拓扑存储结构的工作可靠性。
86.作为一种优选的实施例，在判定usp端口处的线缆连接状态为未连接时，包括：
87.判断fabric端口处的线缆连接状态是否为已连接；
88.若是，确定pax模块的id为预设第二唯一id，其中，预设第二唯一id表征jbof处于级联拓扑存储结构的第二级。
89.本实施例中，给出了具体确定所述pax模块的预设第二唯一id的实现方式。具体来说，在上述实施例中已经阐明的是，当该jbof的usp端口处的线缆连接状态处于未连接，且，fabric端口处的线缆连接状态为已连接时，说明当前该jbof处于所述级联拓扑存储结构的第二级，于是，可以确定当前该jbof中的pax模块的id为预设第二唯一id，如确定所述预设第二唯一id为1，以与上述预设第一唯一id区分开，进而基于该预设第二唯一id及预设id表示-信号标识对应关系分别向pax模块中的第一gpio引脚及第二gpio引脚发送对应的配置标识信号，对应于上述举例，如向第一gpio引脚发送高电平且向第二gpio引脚发送低电平，以表征配置所述pax模块的id为预设第二唯一id，即1。请首先参见图3，在上述实施例中对于图3的说明的基础上，结合上述实施例中的情况，对本条实施例中的pax模块的预设第二
唯一id确定时的可能情况表述如表2。
90.表2
91.present1present2gpioygpioxpax模块的id(二进制表示)10010111nanana
92.需要说明的是，表2中所述0表示低电平且对应于present2表示当前该fabric端口处已连接有其他jbof，所述1表示高电平且对应于present2表示当前该fabric端口处未连接其他jbof，对应于present1表示当前该usp端口处未连接存储控制器，na可以理解为悬空或者不需发送所述配置标识信号。
93.结合表2可见，在该jbof的usp端口处的连接线缆状态为未连接的基础上，当fabric端口处已连接有其他jbof，则将该jbof中的pax模块的id配置为预设第二唯一id，其中表2中所述的预设第二唯一id为1(对应于二进制表示为01)；当fabric端口处未连接有其他jbof，说明当前该jbof未启用，则无需配置该pax模块的id。
94.还需要说明的是，预设第一唯一id与预设第二唯一id的数值应不同，以保证fabric级联方式的基本工作逻辑的实现。可见，通过上述方式可以简单可靠地实现pax模块的id配置，保证了整个级联拓扑存储结构的工作可靠性。
95.请参照图3，图3为本发明提供的一种jbof中pax模块的id配置系统的结构示意图。
96.该jbof中pax模块的id配置系统，应用于jbof中的处理器，处理器的第一输入端与jbof中的usp端口连接，第二输入端与jbof中的fabric端口连接，输出端与jbof中的pax模块连接，该jbof中pax模块的id配置系统包括：
97.第一监测单元21，用于分别监测usp端口及fabric端口处的线缆连接状态；
98.唯一id确定单元22，用于基于各线缆连接状态及预设连接状态-id对应关系，确定pax模块的唯一id；
99.配置单元23，用于配置pax模块的id为唯一id。
100.对于本发明中提供的jbof中pax模块的id配置系统的介绍请参照上述jbof中pax模块的id配置方法的实施例，此处不再赘述。
101.作为一种优选的实施例，所述第一监测单元21具体包括第一监测子单元及第二监测子单元；
102.所述第一监测子单元，包括：
103.第一判断单元，用于判断自身的所述第一输入端是否接收到第一在位标识信号，所述第一在位标识信号表征所述jbof与存储控制器连接；若是，触发第一确定单元；
104.所述第一确定单元，用于确定所述usp端口处的线缆连接状态为已连接。
105.作为一种优选的实施例，所述第二监测子单元，包括：
106.第二判断单元，用于判断自身的所述第二输入端是否接收到第二在位标识信号，所述第二在位标识信号表征所述jbof与其他级联模块连接；若是，触发第二确定单元；
107.所述第二确定单元，用于确定所述fabric端口处的线缆连接状态为已连接。
108.作为一种优选的实施例，所述处理器的第一输出端具体与所述pax模块的第一gpio引脚连接，所述处理器的第二输出端具体与所述pax模块的第二gpio引脚连接；
109.所述配置单元23，具体包括：
110.配置标识信号输出单元，用于基于所述唯一id及预设id表示-信号标识对应关系分别向所述第一gpio引脚及所述第二gpio引脚发送对应的配置标识信号，以便所述pax模块根据接收到的所述配置标识信号更新自身的id为所述唯一id后，运行与所述唯一id对应的配置文件。
111.作为一种优选的实施例，所述处理器为cpld。
112.作为一种优选的实施例，所述唯一id确定单元22，具体包括：
113.第三判断单元，用于判断所述usp端口处的线缆连接状态是否为已连接；若是触发第三确定单元；
114.所述第三确定单元，用于确定所述pax模块的id为预设第一唯一id，其中，所述预设第一唯一id表征所述jbof处于级联拓扑存储结构的第一级。
115.作为一种优选的实施例，所述唯一id确定单元22，还包括：
116.第四判断单元，用于在第三判断单元判定所述usp端口处的线缆连接状态为未连接时，判断所述fabric端口处的线缆连接状态是否为已连接；若是，触发第四确定单元；
117.所述第四确定单元，用于确定所述pax模块的id为预设第二唯一id，其中，所述预设第二唯一id表征所述jbof处于所述级联拓扑存储结构的第二级。
118.请参照图4，图4为本发明提供的一种jbof中pax模块的id配置装置的结构示意图。
119.该jbof中pax模块的id配置装置，包括：
120.存储器31，用于存储计算机程序；
121.处理器32，用于执行如上述所述的jbof中pax模块的id配置方法的步骤。
122.对于本发明中提供的jbof中pax模块的id配置装置的介绍请参照上述jbof中pax模块的id配置方法的实施例，此处不再赘述。
123.本发明还提供了一种计算机可读存储介质，包括：
124.所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述所述的jbof中pax模块的id配置方法的步骤。
125.对于本发明中提供的计算机可读存储介质的介绍请参照上述jbof中pax模块的id配置方法的实施例，此处不再赘述。
126.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
127.专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些
功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
128.对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。