技术特征：
1.一种内存系统，其特征在于，包括依次连接的冲突检测模块、读写控制模块、接口转换模块和内存模块，所述冲突检测模块中包括旁路bypass通路；所述冲突检测模块，用于接收数据访问请求，若所述数据访问请求的业务类型属于指定类型，则通过所述bypass通路向读写控制模块发送所述数据访问请求；若所述数据访问请求的业务类型不属于所述指定类型，则基于管理队列和冲突队列中缓存的请求信息对所述数据访问请求进行地址冲突检测；若地址冲突检测通过，则将所述数据访问请求的请求信息缓存于所述管理队列，并向所述读写控制模块发送所述数据访问请求；若地址冲突检测未通过，则将所述数据访问请求的请求信息缓存于所述冲突队列，并缓存所述数据访问请求，在地址冲突消除后，向所述读写控制模块发送所述数据访问请求；所述读写控制模块，用于确定数据访问请求的处理顺序，并按照所述处理顺序向所述接口转换模块发送数据访问请求；所述接口转换模块，用于基于接收到的数据访问请求对所述内存模块进行访问。2.根据权利要求1所述的内存系统，其特征在于，所述读写控制模块，还用于判断接收到的数据访问请求中是否包括数据写入请求，以及判断所述数据写入请求的处理顺序是否已确定，在判断结果均为是时，向所述冲突检测模块回复数据写入响应；所述冲突检测模块，还用于接收所述数据写入响应，并删除所述管理队列或所述冲突队列中缓存的所述数据写入响应对应的数据访问请求的请求信息。3.根据权利要求2所述的内存系统，其特征在于，所述接口转换模块，具体用于若接收到的数据访问请求为数据读取请求，则判断是否接收到已启动处理的所有数据写入请求的数据写入响应，在判断结果为是时，基于接收到的数据读取请求对所述内存模块进行读操作。4.根据权利要求1-3任一项所述的内存系统，其特征在于，所述读写控制模块，具体用于若当前处于读窗口，且接收到的数据访问请求包括数据读取请求，则确定对接收到的数据读取请求的处理顺序；若当前处于写窗口，且接收到的数据访问请求包括数据写入请求，则确定对接收到的数据写入请求的处理顺序。5.根据权利要求4所述的内存系统，其特征在于，所述内存模块为外部存储模块；所述读写控制模块，还用于按照预设读周期时长和预设写周期时长交替切换读窗口和写窗口；或者，根据轮询rr算法或加权循环调度wrr算法切换读窗口和写窗口；或者，当写窗口的持续时长达到预设时长阈值时，若当前未处理的数据读取请求的数量大于数据写入请求的数量，则切换至读窗口，当读窗口的持续时长达到预设时长阈值时，若当前未处理的数据写入请求的数量大于数据读取请求的数量，则切换至写窗口；或者，按照所述外部存储模块的读窗口和写窗口交替切换所述读写控制模块的读窗口和写窗口。6.根据权利要求4所述的内存系统，其特征在于，所述读写控制模块，具体用于根据接收到的数据读取请求的请求地址对应的存储库bank地址，按照对各bank地址的预设调度顺序，确定对接收到的数据读取请求的处理顺序；根据接收到的数据写入请求的请求地址对应的bank地址，按照对各bank地址的预设调度顺序，确定对接收到的数据写入请求的处理顺序。7.根据权利要求6所述的内存系统，其特征在于，所述读写控制模块，具体用于对于请
求地址对应的bank地址相同的多个数据读取请求，根据所述多个数据读取请求的业务类型，按照wrr算法确定所述多个数据读取请求的处理顺序；对于请求地址对应的bank地址相同的多个数据写入请求，根据所述多个数据写入请求的业务类型，按照wrr算法确定所述多个数据写入请求的处理顺序。8.根据权利要求1所述的内存系统，其特征在于，所述管理队列和所述冲突队列中缓存的请求信息包括请求地址和业务类型；所述冲突检测模块，具体用于判断所述管理队列和所述冲突队列中，是否存在与接收到的数据访问请求的业务类型相同的目标请求信息；若不存在，则确定地址冲突检测通过；若存在，则判断所述目标请求信息中的请求地址是否与数据访问请求的请求地址相同，若相同，则确定地址冲突检测未通过，若不相同，则确定地址冲突检测通过。9.根据权利要求1所述的内存系统，其特征在于，所述内存系统还包括系统均衡模块，且所述内存系统包括多个内存模块，每个内存模块对应一组冲突检测模块、读写控制模块及接口转换模块；所述系统均衡模块，用于接收数据访问请求，确定与该数据访问请求的请求地址匹配的目标内存模块，向所述目标内存模块对应的冲突检测模块发送该数据访问请求。10.一种芯片，其特征在于，包括权利要求1-9任一项所述的内存系统。
技术总结
本申请实施例提供了一种内存系统及芯片，涉及芯片技术领域。该系统包括：冲突检测模块，用于若数据访问请求的业务类型属于指定类型，则通过BYPASS通路向读写控制模块发送数据访问请求；若数据访问请求的业务类型不属于指定类型，则对数据访问请求进行地址冲突检测；若地址冲突检测通过，则将数据访问请求的请求信息缓存于管理队列；若地址冲突检测未通过，则将数据访问请求的请求信息缓存于冲突队列；读写控制模块，用于确定对接收到的各数据访问请求的处理顺序，并按照处理顺序向接口转换模块发送数据访问请求；接口转换模块，用于基于接收到的数据访问请求对内存模块进行访问。可以提高内存系统访问性能。提高内存系统访问性能。提高内存系统访问性能。
技术研发人员：苏振 王灌锋
受保护的技术使用者：新华三半导体技术有限公司
技术研发日：2022.09.02
技术公布日：2022/12/16