技术特征：
1.一种排序电路，其特征在于，包括：相互连接的第一寄存器以及排序模块；所述排序模块用于对第一目标数据按照预设排序条件进行排序处理，将所述第一目标数据中排序处理后的前m个数据确定为第二目标数据；所述第一目标数据包括m个输入数据和所述第一寄存器内的m个存储数据；所述第一寄存器用于基于所述第二目标数据对所述m个存储数据进行更新处理；所述排序模块还用于基于更新后的所述m个存储数据，对再次接收的m个最新输入数据进行排序处理，迭代预设次数，直至接收到第n个输入数据，将所述n个输入数据中排序处理后的前m个输入数据确定为最终目标数据；其中，所述n为所述输入数据的总个数，所述m为所述最终目标数据的个数，所述n大于或者等于所述m，且所述n和所述m均为正整数。2.根据权利要求1所述的排序电路，其特征在于，所述排序模块包括依次电连接的第一排序子模块、第二排序子模块以及第三排序子模块，其中：所述第一排序子模块的输入端还与所述第一寄存器的输出端电连接；所述第一排序子模块用于对所述m个输入数据和所述m个存储数据分别按照所述预设排序条件进行排序处理，确定所述m个输入数据的第一排序结果和所述m个存储数据的第一排序结果；所述第二排序子模块用于对所述m个输入数据的第一排序结果和所述m个存储数据的第一排序结果分别按照所述预设排序条件进行排序处理，确定所述m个输入数据的第二排序结果和所述m个存储数据的第二排序结果；所述第三排序子模块用于对所述m个输入数据的第二排序结果和所述m个存储数据的第二排序结果按照所述预设排序条件进行排序处理，确定排序处理后的前m个数据为所述第二目标数据。3.根据权利要求2所述的排序电路，其特征在于，所述第一排序子模块包括第一比较单元和第二寄存器，所述第一比较单元的输出端与所述第二寄存器电连接，所述第二寄存器的输出端与所述第二排序子模块电连接；所述第一比较单元用于对所述m个输入数据和所述m个存储数据分别按照所述预设排序条件进行排序处理，确定所述m个输入数据的第一排序结果和所述m个存储数据的第一排序结果；所述第二寄存器用于对所述m个输入数据的第一排序结果和所述m个存储数据的第一排序结果进行存储。4.根据权利要求2所述的排序电路，其特征在于，所述第二排序子模块包括依次电连接的第二比较单元、第三寄存器、第三比较单元、以及第四寄存器；所述第二比较单元的输入端与所述第一排序子模块的输出端电连接，所述第四寄存器的输出端与所述第三排序子模块电连接；所述第二比较单元用于对所述m个输入数据的第一排序结果和所述m个存储数据的第一排序结果分别按照所述预设排序条件进行排序处理，确定所述m个输入数据的第二排序子结果和所述m个存储数据的第二排序子结果；所述第三寄存器用于对所述m个输入数据的第二排序子结果和所述m个存储数据的第二排序子结果进行存储；
所述第三比较单元用于对所述m个输入数据的第二排序子结果和所述m个存储数据的第二排序子结果分别按照所述预设排序条件进行排序处理，确定所述m个输入数据的第二排序结果和所述m个存储数据的第二排序结果；所述第四寄存器用于对所述m个输入数据的第二排序结果和所述m个存储数据的第二排序结果进行存储。5.根据权利要求2所述的排序电路，其特征在于，所述第三排序子模块包括第四比较单元、第五寄存器和第六寄存器，其中：所述第四比较单元的输入端与所述第二排序子模块电连接，所述第四比较单元的输出端分别与所述第五寄存子模块的输入端和第六寄存子模块的输入端电连接，所述第六寄存器的输出端与所述第一寄存器电连接；所述第四比较单元用于对所述m个输入数据的第二排序结果和所述m个存储数据的第二排序结果按照所述预设排序条件进行排序处理，确定第三排序结果，其中，所述第三排序结果中的前m个数据为所述第二目标数据；所述第五寄存器用于获取所述第三排序结果；所述第六寄存器用于获取所述第三排序结果，对所述第二目标数据进行存储；所述第六寄存器还用于将所述第二目标数据传输至所述第一寄存器中。6.根据权利要求1所述的排序电路，其特征在于，所述预设次数为n/m。7.根据权利要求1所述的排序电路，其特征在于，当所述最终目标数据为所述n个输入数据中前m个最大的数据时，所述第一寄存器的初始存储数据均为零。8.一种排序方法，其特征在于，应用于权利要求1-7任一项所述的排序电路中，所述排序方法包括：所述排序模块对第一目标数据按照预设排序条件进行排序处理，将所述第一目标数据中排序处理后的前m个数据确定为第二目标数据；其中，所述第一目标数据包括m个输入数据和所述第一寄存器内的m个存储数据；所述第一寄存器基于所述第二目标数据对所述m个存储数据进行更新处理；所述排序模块还基于更新后的所述m个存储数据，对再次接收的m个最新输入数据进行排序处理，迭代预设次数，直至接收到第n个输入数据，将所述n个输入数据中排序处理后的前m个输入数据确定为最终目标数据；其中，所述n为所述输入数据的总个数，所述m为所述最终目标数据的个数，所述n大于或者等于所述m，且所述n和所述m均为正整数。9.根据权利要求8所述的排序方法，其特征在于，所述排序模块包括依次电连接的第一排序子模块、第二排序子模块以及第三排序子模块；所述排序方法包括：所述第一排序子模块对所述m个输入数据和所述m个存储数据分别按照所述预设排序条件进行排序处理，确定所述m个输入数据的第一排序结果和所述m个存储数据的第一排序结果；所述第二排序子模块对所述m个输入数据的第一排序结果和所述m个存储数据的第一排序结果分别按照所述预设排序条件进行排序处理，确定所述m个输入数据的第二排序结果和所述m个存储数据的第二排序结果；所述第三排序子模块对所述m个输入数据的第二排序结果和所述m个存储数据的第二
排序结果按照所述预设排序条件进行排序处理，确定排序处理后的前m个数据为所述第二目标数据。10.一种电子设备，其特征在于，包括：一个或多个处理器；和其上存储有指令的一个或多个机器可读介质，当由所述一个或多个处理器执行时，使得执行权利要求8至9任一所述的排序方法。
技术总结
本发明公开一种排序电路、排序方法及电子设备，涉及电子电路技术领域，以在实现排序性能的同时，减少电路资源和输入输出资源的使用。所述排序电路包括：相互连接的第一寄存器以及排序模块。排序模块用于对第一目标数据按照预设排序条件进行排序处理，将第一目标数据中排序处理后的前M个数据确定为第二目标数据，第一目标数据包括M个输入数据和所述第一寄存器内的M个存储数据。第一寄存器用于基于第二目标数据对M个存储数据进行更新处理。排序模块还用于基于更新后的M个存储数据，对再次接收的M个最新输入数据进行排序处理，迭代预设次数，直至接收到第N个输入数据，将N个输入数据中排序处理后的前M个输入数据确定为最终目标数据。终目标数据。终目标数据。
技术研发人员：尚德龙 曾庆阳
受保护的技术使用者：中国科学院微电子研究所
技术研发日：2022.09.26
技术公布日：2022/12/30