应用于新型人工智能处理器的寄存器分配方法及装置与流程

1.本发明实施例涉及计算机技术领域，尤其涉及应用于新型人工智能处理器的寄存器分配方法及装置。


背景技术：

2.在芯片集成电路的设计中，大寄存器文件(register file)会可以被实现为静态随机存取存储器(static random-access memory，sram)，而由于受到处理器设计当中的复杂性、功耗、时钟周期等多种因素的限制，这样的大寄存器文件通常会被实现为多分块(multiple-banked)的结构。
3.在多分块结构下，每个寄存器分块仅包含了部分的寄存器，且由于每个寄存器分块仅包含一个读口(read port)、一个写口(write port)或者单一读写口(read/write port)，导致一条指令在同一时钟周期读写源自于多个寄存器分块的操作数时就可能产生分块冲突。图1为现有技术中寄存器两分块设计下的指令示意图，如图1所示，寄存器采用两分块设计时，程序指令在执行时可能发生分块冲突，对于指令0而言，由于其操作数v0，v1分别来自于分块0和分块1，而对于指令1而言，其操作数v0，v2均来自于分块0，由此导致分块冲突。
4.现有方法中，在处理寄存器分块冲突时，可以采用硬件或软件控制的方式。最为简单的硬件处理方式是增进硬件控制逻辑的设计，即采用流水线停顿(pipeline stall)的方式来保障寄存器分块冲突时期的存储读写，而在一些gpu设计中，则会采用寄存器缓冲(buffering)或者高速寄存器缓存(register file cache，rfc)等方式来降低寄存器分块冲突的概率或者寄存器分块冲突带来的开销，从而保障流水线性能。但是，上述两种方法都会增加硬件设计过程的复杂性，进而影响芯片在面积、时钟、功耗上的表现。
5.相区别的，一些寄存器设计中通常不考虑在硬件上处理寄存器冲突，而是通过软件方式来完全避免指令中可能存在的寄存器冲突。软件方式是在程序源代码编译的过程中，将寄存器分块冲突抽象描述为寄存器冲突图(register conflict graph，rcg)，通过对寄存器冲突图进行图着色，进行寄存器分块指定，并结合已有的寄存器分配方法来完成在寄存器分块限制下的寄存器分配的效果。
6.但是，这样的寄存器设计中硬件不能保障寄存器分块冲突，指令执行的正确性由编译器软件的寄存器分配过程进行保障。因此编译生成的最终的可执行文件中，每条指令的操作数必须最终源于同一寄存器分块。这会导致两个显著的问题：
7.问题一：图2为现有技术中另一种寄存器两分块设计下的指令示意图，对于如图2中的指令，由于其寄存器冲突图无法被二着色，则在寄存器总数为2时，为了避免发生寄存器分块冲突，编译器只能生成寄存器溢出(register spill)指令来保障功能，而寄存器溢出指令溢出在很多情况下会带来较为明显的运行性能损失；
8.问题二：为了完全实现编译器寄存器分配过程中，保障程序不存在寄存器分块冲突，现有技术中通常存在不可接受的编译时开销。据研究证明，在寄存器冲突图中，寻找一
个寄存器溢出开销最小的二分图通常是np完全问题，因此在问题规模较为复杂时，可能存在着编译开销无法被接受的可能。
9.现有的新型人工智能芯片设计中，出于降低功耗、控制面积等硬件因素的考虑，通常对寄存器设计进行了进一步地简化。具体地，通过省略寄存器设计中的交叉连线(crossbar)，可以进一步减少寄存器模块的设计复杂性。图3为现有新型人工智能芯片中寄存器分块的结构示意图，如图3所示，每个寄存器分块通过交叉连线实现与运算逻辑单元之间的连接。图4为现有的新型人工智能芯片设计中，寄存器分块-分组两级结构示意图，如图4所示，每个寄存器分块中包含了多个分组，每个分组直接连接到一个运算逻辑单元。这样一来，对于一个运算逻辑单元而言，其仅能对不同分块的相同分组内的寄存器数据进行运算。
10.针对上述芯片的设计，减少交叉连线可以降低硬件设计的复杂度，有利于减少硬件面积，提高硬件的运行频率。但相对地，该设计也带来了更多的寄存器使用限制，即同一时钟周期内的寄存器读写除了需要满足寄存器分块限制外(必须使用不同分块内的寄存器)，还需要满足寄存器分组的使用限制(必须使用相同分组内的寄存器)。当寄存器分块发生问题时，硬件仅通过流水线停顿的方法来保障基础的寄存器的功能，而寄存器分组限制则需要由编译器软件进行保障。并且，现有公开的芯片设计中，并无类似的硬件设计实现，而基于寄存器分块结构设计的寄存器分配方法既没有硬件对寄存器分块冲突的保障，也未考虑硬件中采用的“分块-分组”两级结构，因此相关方法不适用于对上述新型人工智能芯片进行寄存器分配。


技术实现要素：

11.本发明实施例提供应用于新型人工智能处理器的寄存器分配方法及装置，可以保障新型人工智能芯片“分块-分组”两级硬件寄存器结构设计下的程序功能性问题，在确保编译结果满足功能正确性的同时，均衡地在多个寄存器分块中进行寄存器分配，从而达成在软硬件协同设计上实现硬件寄存器设计的简化。
12.第一方面，本发明实施例提供了一种“分块-分组”两级硬件寄存器结构下的寄存器分配方法，该方法包括：
13.在编译器指令调度之前，根据目标芯片中各虚拟寄存器在指令中的分组限制，构建块内结组图，根据所述块内结组图分析虚拟寄存器结组关系，以对虚拟寄存器的分组进行拆分；
14.在指令调度完成之后，根据各虚拟寄存器在指令中的分块限制，构建寄存器分块冲突图，并根据所述寄存器分块冲突图对虚拟寄存器进行分块指定；
15.在寄存器分配时，根据虚拟寄存器的分组限制、分块指定以及寄存器的生命期冲突限制，对各虚拟寄存器进行分配和指定。
16.可选的，根据目标芯片中各虚拟寄存器在指令中的分组限制，构建块内结组图，包括：
17.获取每条指令中读取的虚拟寄存器操作数，对每条指令对应的全部虚拟寄存器进行连接，得到与各虚拟寄存器对应的块内结组图。
18.可选的，根据所述块内结组图分析虚拟寄存器结组关系，以对虚拟寄存器的分组
进行拆分，包括：
19.在所述块内结组图中获取多个结组以及目标寄存器；
20.在所有以目标寄存器为源操作数的指令之前，插入目标寄存器对应的拷贝指令，并根据所述拷贝指令对指令进行修改；
21.根据修改后的指令，对所述块内结组图进行更新，得到新的块内结组图。
22.可选的，根据所述寄存器分块冲突图对虚拟寄存器进行分块指定，包括：
23.采用基于贪婪算法的分块着色算法，对虚拟寄存器的分块进行分配以及指定。
24.可选的，根据虚拟寄存器的分组限制、分块指定以及寄存器的生命期冲突限制，对各虚拟寄存器进行分配和指定，包括：
25.根据所述新的块内结组图所产生的结组限制、分块指定以及寄存器的生命期冲突限制，对各虚拟寄存器进行分配和指定。
26.第二方面，本发明实施例还提供了一种寄存器分配装置，该装置包括：
27.结组图构建模块，用于在编译器指令调度之前，根据目标芯片中各虚拟寄存器在指令中的分组限制，构建块内结组图，根据所述块内结组图分析虚拟寄存器结组关系，以对虚拟寄存器的分组进行拆分；
28.冲突图构建模块，用于在指令调度完成之后，根据各虚拟寄存器在指令中的分块限制，构建寄存器分块冲突图，并根据所述寄存器分块冲突图对虚拟寄存器进行分块指定；
29.分配模块，用于在寄存器分配时，根据虚拟寄存器的分组限制、分块指定以及寄存器的生命期冲突限制，对各虚拟寄存器进行分配和指定。
30.第三方面，本发明实施例还提供了一种电子设备，该电子设备包括：
31.一个或多个处理器；
32.存储装置，用于存储一个或多个程序；
33.当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器执行所述程序时实现本发明任意实施例提供的寄存器分配方法。
34.第四方面，本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，该程序被处理器执行时实现本发明任意实施例提供的寄存器分配方法。
35.第五方面，本发明实施例还提供了一种计算机程序产品，所述计算机程序产品包括计算机程序，所述计算机程序在被处理器执行时实现本发明任意实施例提供的寄存器分配方法。
36.本发明实施例的技术方案通过在编译器指令调度之前，根据目标芯片中各虚拟寄存器在指令中的分组限制，构建块内结组图，根据所述块内结组图分析虚拟寄存器结组关系，以对虚拟寄存器的分组进行拆分；在指令调度完成之后，根据各虚拟寄存器在指令中的分块限制，构建寄存器分块冲突图，并根据所述寄存器分块冲突图对虚拟寄存器进行分块指定；在寄存器分配时，根据虚拟寄存器的分组限制、分块指定以及寄存器的生命期冲突限制，对各虚拟寄存器进行分配和指定的技术手段，可以保障人工智能芯片“分块-分组”两级硬件寄存器结构设计下的程序功能性问题，在确保寄存器分配结果的准确性的同时，满足寄存器资源的负载均衡的要求，从而最终使得降低硬件寄存器设计的复杂度成为可能。
37.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特
征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
38.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
39.图1为现有技术中的一种寄存器两分块设计下的指令示意图；
40.图2为现有技术中另一种寄存器两分块设计下的指令示意图；
41.图3为现有技术中新型人工智能芯片中寄存器分块的结构示意图；
42.图4为现有技术中新型人工智能芯片设计中，寄存器分块-分组两级结构示意图；
43.图5a是根据本发明实施例一提供的一种寄存器分配方法的流程图；
44.图5b是根据本发明实施例一提供的一种块内结组图；
45.图5c是根据本发明实施例一提供的一种分块冲突图；
46.图6a是根据本发明实施例二提供的一种寄存器分配方法的流程图；
47.图6b是根据本发明实施例二提供的一种块内结组图；
48.图6c是根据本发明实施例二提供的一种新的块内结组图；
49.图7是根据本发明实施例三提供的一种寄存器分配装置的结构示意图；
50.图8是实现本发明实施例的寄存器分配方法的电子设备的结构示意图。
具体实施方式
51.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
52.实施例一
53.图5a为本发明实施例一提供的一种寄存器分配方法的流程图，本实施例可适用于对新型人工智能芯片中的寄存器进行分配的情况，该方法可以由寄存器分配装置来执行。所述寄存器分配装置可以由软件和/或硬件来实现，一般可以集成在具有数据处理功能的电子设备中，具体包括如下步骤：
54.步骤110、在编译器指令调度之前，根据目标芯片中各虚拟寄存器在指令中的分组限制，构建块内结组图，根据所述块内结组图分析虚拟寄存器结组关系，以对虚拟寄存器的分组进行拆分。
55.在本实施例中，目标芯片可以为新型人工智能芯片。寄存器被应用于目标芯片中时，开发人员可以根据目标芯片对应的功能需求，在编译器中产生以虚拟寄存器为操作数的指令(也即中间表达式intermediate representation)。在对各个虚拟寄存器进行分配(即将虚拟寄存器映射到物理寄存器)之前，可以获取使用虚拟寄存器的每条指令，然后获取每条指令中虚拟寄存器之间的结组关系(也即分组限制)，依次按照每条指令，将具备结组关系的多个虚拟寄存器进行连接，得到块内结组图。具体的，当某条指令的操作数中包含多余或等于一个输入虚拟寄存器，以及一个输出寄存器数时，即需要在块内结组图中体现
其结组限制关系。典型的，一条指令使用虚拟寄存器x，虚拟寄存器y作为输入操作数，并使用虚拟寄存器z作为输出操作数，则虚拟寄存器x、y、z之间即存在着结组关系，需要在块内结组图中相互连接。
56.在本实施例的一个实施方式中，根据目标芯片中各虚拟寄存器在指令中的分组限制，构建块内结组图，包括：获取每条指令中读取的虚拟寄存器操作数，对每条指令对应的相关虚拟寄存器进行连接，得到与各虚拟寄存器对应的块内结组图。
57.具体的，可以获取每条指令所有操作数中的虚拟寄存器，以虚拟寄存器名称为节点，结组关系为(无向)边，构建与代码对应的块内结组图。
58.在一个具体的实施例中，假设目标芯片中的指令为：
59.b＝*
60.c＝*
61.d＝*
62.g＝*
63.a＝vadd b,c
64.e＝vsub b,a
65.f＝vmul g,d
66.根据上述指令可知，虚拟寄存器a与虚拟寄存器b和虚拟寄存器c存在着结组关系，虚拟寄存器e与虚拟寄存器b和虚拟寄存器a存在着结组关系，虚拟寄存器f与虚拟寄存器g和虚拟寄存器d存在着结组关系，因此，通过上述关系，得到的块内结组图可以如图5b所示。其中，图5b中如果两个虚拟寄存器之间具有连线，则可以认为这两个虚拟寄存器之间存在着结组关系。
67.根据图5b可以确定在代码所构成的块内结组图中，形成了两个子图，即节点{a,b,c,e}及其相关边构成第一子图，以及节点{g,d,f}及其相关边构成第二子图。子图中的节点受限于分组关系，必须从同分组中的物理寄存器中进行分配和指定。以图4中的2-4寄存器“分组-分块”硬件设定为例，虚拟寄存器节点{a,b,c,e}可以分配源自物理寄存器组0，即{v0,v4,v8,
…
}中任意4个不同寄存器，或物理寄存器组1，即{v1,v5,v9,
…
}或物理寄存器组2，即{v2,v6,v10,
…
}，或物理寄存器组3，即{v3,v7,v11,
…
}中的任意4个不同物理寄存器，并最终做寄存器指定。类似的，虚拟寄存器{g,d,f}也可以从上述四个物理寄存器组之一进行寄存器分配，并作寄存器指定。在本例中，一个遵从寄存器分组限制的寄存器指定，即虚拟寄存器到物理寄存器的映射为：{a,b,c,e}-》{v0,v4,v8,v12},{g,d,f}-》{v1,v5,v7}。此外，由于第一子图与第二子图的虚拟寄存器组的分组指定不要求组间互斥，因此，{a,b,c,e}-》{v0,v4,v8,v12},{g,d,f}-》{v16,v20,v4}也是一个可以满足寄存器分组限制的寄存器指定。
68.步骤120、在指令调度完成之后，根据各虚拟寄存器在指令中的分块限制，构建寄存器分块冲突图，并根据所述寄存器分块冲突图对虚拟寄存器进行分块指定。
69.在本实施例中，对块内结组图构建完成之后，可以对上述指令进行调度，然后根据各虚拟寄存器在指令中的分块限制，构建与各虚拟寄存器对应的分块冲突图。具体的，假设同一指令的输入操作数既包含了虚拟寄存器x，也包含了虚拟寄存器y时，则可以确定虚拟寄存器x和虚拟寄存器y之间存在着分块冲突关系，即虚拟寄存器x和虚拟寄存器y必须分配
到来自不同寄存器分块的寄存器中。
70.在本实施例的一个实施方式中，根据各虚拟寄存器在指令中的分块限制，构建寄存器分块冲突图，包括：获取每条指令中读取的多个操作数，以虚拟寄存器操作数的名称为节点，以分块冲突关系为(无向)边，构建对应的分块冲突图。
71.在一个具体的实施例中，假设目标芯片中的指令为：
72.b＝*
73.c＝*
74.d＝*
75.g＝*
76.a＝vadd b,c
77.e＝vsub b,a
78.f＝vmul g,d
79.根据上述指令可知，虚拟寄存器b与虚拟寄存器c具备分块冲突关系，虚拟寄存器b与虚拟寄存器a具备分块冲突关系，虚拟寄存器g与虚拟寄存器d具备分块冲突关系，因此，通过上述分块冲突关系，得到的分块冲突图可以如图5c所示。其中，图5c中如果两个虚拟寄存器之间具有连线，则可以认为这两个虚拟寄存器之间具备分块冲突关系。
80.根据分块冲突图，可以进行虚拟寄存器的分块指定。在本实施例的一个实施方式中，根据所述寄存器分块冲突图对虚拟寄存器进行分块指定，包括：采用基于贪婪算法的分块着色算法，对虚拟寄存器的分块进行分配以及指定。所述分块着色算法，即从高度(high-degree)节点开始着色，贪婪地寻找一个与所有邻接节点不一样的颜色。如果这样的颜色存在，则指定节点该颜色，而邻接节点的颜色数量与寄存器分块数量一样时，则任意给节点指定颜色。当一个节点着色完成时，则将继续对其所有未着色的邻居进行着色。当一个子图着色完毕时则对下一个子图重复同样的过程。
81.在本实施例中，以图4中2-4寄存器“分组-分块”硬件设定为例，其硬件存在两个分块，所以可以对图5c进行2着色。一个符合上述算法的分块指定是{a,c,d,f}-》分块0，{b,g,e}-》分块1。在该过程中，可以模拟计算分块0与分块1的寄存器压力，以保障寄存器的分块分配是均匀的。
82.步骤130、在寄存器分配时，根据虚拟寄存器的分组限制、分块指定以及寄存器的生命期冲突限制，对各虚拟寄存器进行分配和指定。
83.在一个具体的实施例中，假设目标芯片中的指令为：
84.b＝*
85.c＝*
86.d＝*
87.g＝*
88.a＝vadd b,c
89.e＝vsub b,a
90.f＝vmul g,d
91.其块内结组图以及分块冲突图如5b及5c所示，以图4中2-4寄存器“分组-分块”硬件设定为例，一个既符合寄存器分组限制，也符合寄存器分块限制的寄存器指令为：a-》v0
(分块0，分组0)，b-》v4(分块1，分组0)，c-》v8(分块0，分组0)，d-》v1(分块0，分组1)，e-》v12(分块1，分组0)，f-》v9(分块0，分组1)，g-》v5(分块1，分组1)。
92.而在寄存器分配中，可以考虑利用已有的寄存器生命期分析技术，通过寄存器重用而减少寄存器使用数量。比如如下分配：a-》v0(分块0，分组0)，b-》v4(分块1，分组0)，c-》v0(分块0，分组0)，d-》v1(分块0，分组1)，e-》v4(分块1，分组0)，f-》v1(分块0，分组1)，g-》v5(分块1，分组1)，通过虚拟寄存器a和c，虚拟寄存器b和e，以及虚拟寄存器f和d生命期的重用，将寄存器的用量由7减为4。
93.相比于现有技术，本实施例通过合理的执行流程，分步骤地解决了新型人工智能芯片中寄存器“分组-分块”硬件设计下程序功能保障问题，不同于其它通过编译器来避免生成存在寄存器分块冲突代码的技术方案，本发明在硬件保障分块冲突时的代码可执行的前提下，解决了分块、分组以及生命期冲突三重限制下的寄存器分配及寄存器指定问题。其中，通过构建块内结组图和分块冲突图，并结合块内结组限制与分块指定共同对寄存器进行分配，可以保障在寄存器硬件“分块-分组”设计下的寄存器分配结果的可靠性；通过在指令调度完成之后构建分块冲突图，可以模拟计算各个分块中的寄存器的压力，以避免单一寄存器分块中寄存器压力过大，进而进行合理的寄存器分块指定；最后，通过设计三个分离的过程完成寄存器分配，而非在同一过程中考虑所有的复杂情况，可以在软件设计复杂度可控的情况下，同时保证分配结果的准确性，提高寄存器分配各个部件的执行效率，并最终通过软硬件结合设计达到降低硬件复杂度的效果。
94.本发明实施例的技术方案通过在编译器指令调度之前，根据目标芯片中各虚拟寄存器在指令中的分组限制，构建块内结组图，根据所述块内结组图分析虚拟寄存器结组关系，以对虚拟寄存器的分组进行拆分；在指令调度完成之后，根据各虚拟寄存器在指令中的分块限制，构建寄存器分块冲突图，并根据所述寄存器分块冲突图对虚拟寄存器进行分块指定；在寄存器分配时，根据虚拟寄存器的分组限制、分块指定以及寄存器的生命期冲突限制，对各虚拟寄存器进行分配和指定的技术手段，可以保障在寄存器硬件分块-分组设计下的寄存器分配结果的准确性，缓解寄存器的压力，降低硬件设计的复杂度。
95.实施例二
96.本实施例是对上述实施例的进一步细化，与上述实施例相同或相应的术语解释，本实施例不再赘述。图6a为本实施例二提供的一种寄存器分配方法的流程图，在本实施例中，本实施例的技术方案可以与上述实施例的方案中的一种或者多种方法进行组合，如图6a所示，本实施例提供的方法还可以包括：
97.步骤201、在编译器指令调度之前，根据目标芯片中各虚拟寄存器在指令中的分组限制，构建块内结组图。
98.步骤202、在所述块内结组图中获取多个结组以及目标寄存器。
99.在本实施例中，新型人工智能芯片中采用了2-4“分块-分组”的寄存器设计，虽然物理寄存器的数量高达1024，但具体到单个分块-分组，其包含的物理寄存器数量为128。对于规模较大的运算型代码，其较为容易在块内结组图中形成节点过多的子图。当该子图中的虚拟寄存器节点数量大于128，且虚拟寄存器生命期相互冲突时，则会形成单一分块-分组寄存器压力过大的状况。而与此同时，还可能存在其它的分块-分组中的物理寄存器未被全部使用，即处于饥饿状态的状况，这种状况也可称为分块-分组负载不均衡。
100.为了解决上述问题，本实施例提供了一种对块内结组图进行值切分的方式，以保证分块负载均衡，避免寄存器压力过大。
101.在一个具体的实施例中，假设目标芯片中的指令为：
102.b＝*
103.c＝*
104.d＝*
105.a＝vadd b,c
106.e＝vsub b,d
107.f＝vmul c,d
108.由步骤201构建的块内结组图如图6b所示，可见所有虚拟寄存器{a,b,c,d,e,f}均在同一子图中，其必须映射到同样的分组中。这就对单一分组带来较大的寄存器压力。
109.在此步骤中，可以在块内结组图中获取各结组之间共同的寄存器作为目标寄存器。以图6b中的块内结组图为例，其中，假设结组1中包括寄存器a、寄存器b和寄存器c，结组2中包括寄存器e、寄存器d和寄存器b，结组3中包括寄存器f、寄存器d和寄存器c，上述三个结组中共同的目标寄存器分别为寄存器b、寄存器d和寄存器c。
110.步骤203、在所有以目标寄存器为源操作数的指令之前，插入目标寄存器对应的拷贝指令，并根据所述拷贝指令对指令进行修改。
111.在此步骤中，假设目标寄存器为寄存器b，该目标寄存器对应的拷贝指令可以为b’＝b。以步骤202中的目标寄存器为例，修改后的指令可以为：
112.b＝*
113.c＝*
114.d＝*
115.b’＝b
116.a＝vadd b’,c
117.d’＝d
118.e＝vsub b,d’119.c’＝c
120.f＝vmul c’,d
121.步骤204、根据修改后的指令对所述块内结组图进行更新，得到新的块内结组图。
122.在一个具体的实施例中，根据上述修改后的指令，得到新的块内结组图可以如图6c所示。
123.步骤205、在指令调度完成之后，根据各虚拟寄存器在指令中的分块限制，构建寄存器分块冲突图，并根据所述寄存器分块冲突图对虚拟寄存器进行分块指定。
124.步骤206、在寄存器分配时，根据虚拟寄存器的分组限制、分块指定以及寄存器的生命期冲突限制，对各虚拟寄存器进行分配和指定。
125.在本实施例中，通过对块内结组图进行值切分，一方面可以保证寄存器分块-分组中寄存器负载均衡，缓解单一分块-分组寄存器压力，另一方面可以使更新后块内结组图较好地融入已有的寄存器分配流程，保障寄存器分配结果的准确性。
126.本发明实施例的技术方案通过在编译器指令调度之前，根据目标芯片中各虚拟寄
存器在指令中的分组限制，构建块内结组图，在所述块内结组图中获取多个结组以及目标寄存器，在所有以目标寄存器为源操作数的指令之前，插入目标寄存器对应的拷贝指令，并根据所述拷贝指令对指令进行修改，根据修改后的指令对所述块内结组图进行更新，得到新的块内结组图，在指令调度完成之后，根据各虚拟寄存器在指令中的分块限制，构建寄存器分块冲突图，并根据所述寄存器分块冲突图对虚拟寄存器进行分块指定，在寄存器分配时，根据虚拟寄存器的分组限制、分块指定以及寄存器的生命期冲突限制，对各虚拟寄存器进行分配和指定的技术手段，可以保障寄存器分配结果的准确性，缓解单一分块-分组寄存器的压力，降低硬件设计的复杂度。
127.实施例三
128.图7为本发明实施例三提供的一种寄存器分配装置的结构示意图，如图7所示，该装置包括：结组图构建模块310、冲突图构建模块320和分配模块330。
129.其中，结组图构建模块310，用于在编译器指令调度之前，根据目标芯片中各虚拟寄存器在指令中的分组限制，构建块内结组图，根据所述块内结组图分析虚拟寄存器结组关系，以对虚拟寄存器的分组进行拆分；
130.冲突图构建模块320，用于在指令调度完成之后，根据各虚拟寄存器在指令中的分块限制，构建寄存器分块冲突图，并根据所述寄存器分块冲突图对虚拟寄存器进行分块指定；
131.分配模块330，用于在寄存器分配时，根据虚拟寄存器的分组限制、分块指定以及寄存器的生命期冲突限制，对各虚拟寄存器进行分配和指定。
132.本发明实施例提供的技术方案通过在编译器指令调度之前，根据目标芯片中各虚拟寄存器在指令中的分组限制，构建块内结组图，根据所述块内结组图分析虚拟寄存器结组关系，以对虚拟寄存器的分组进行拆分；在指令调度完成之后，根据各虚拟寄存器在指令中的分块限制，构建寄存器分块冲突图，并根据所述寄存器分块冲突图对虚拟寄存器进行分块指定；在寄存器分配时，根据虚拟寄存器的分组限制、分块指定以及寄存器的生命期冲突限制，对各虚拟寄存器进行分配和指定的技术手段，可以保障在寄存器硬件分块-分组设计下的寄存器分配结果的准确性，缓解寄存器的压力，降低硬件设计的复杂度。
133.在上述实施例的基础上，所述结组图构建模块310包括：
134.寄存器连接单元，用于获取每条指令中读取的虚拟寄存器操作数，对每条指令对应的全部虚拟寄存器进行连接，得到与各虚拟寄存器对应的块内结组图；
135.目标寄存器获取单元，用于在所述块内结组图中获取多个结组以及目标寄存器；
136.拷贝指令插入单元，用于在所有以目标寄存器为源操作数的指令之前，插入目标寄存器对应的拷贝指令，并根据所述拷贝指令对指令进行修改；
137.结组图更新单元，用于根据修改后的指令，对所述块内结组图进行更新，得到新的块内结组图。
138.所述冲突图构建模块320包括：
139.冲突寄存器获取单元，用于在所述分块冲突图中获取多个具有连接关系的冲突寄存器；
140.寄存器分块指定单元，用于采用基于贪婪算法的分块着色算法，对虚拟寄存器的分块进行分配以及指定。
141.所述分配模块330包括：
142.分配单元，用于根据所述新的块内结组图所产生的结组限制、分块指定以及寄存器的生命期冲突限制，对各虚拟寄存器进行分配和指定。
143.上述装置可执行本发明前述所有实施例所提供的方法，具备执行上述方法相应的功能模块和有益效果。未在本发明实施例中详尽描述的技术细节，可参见本发明前述所有实施例所提供的方法。
144.实施例四
145.图8示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备(如头盔、眼镜、手表等)和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。
146.如图8所示，电子设备10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器(rom)12、随机访问存储器(ram)13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器(rom)12中的计算机程序或者从存储单元18加载到随机访问存储器(ram)13中的计算机程序，来执行各种适当的动作和处理。在ram13中，还可存储电子设备10操作所需的各种程序和数据。处理器11、rom12以及ram13通过总线14彼此相连。输入/输出(i/o)接口15也连接至总线14。
147.电子设备10中的多个部件连接至i/o接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
148.处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元(cpu)、图形处理单元(gpu)、各种专用的人工智能(ai)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(dsp)、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如寄存器分配方法。
149.在一些实施例中，寄存器分配方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由rom12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到ram13并由处理器11执行时，可以执行上文描述的寄存器分配方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行寄存器分配方法。
150.本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(fpga)、专用集成电路(asic)、专用标准产品(assp)、芯片上系统的系统(soc)、负载可编程逻辑设备(cpld)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器
可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
151.用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
152.在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦除可编程只读存储器(eprom或快闪存储器)、光纤、便捷式紧凑盘只读存储器(cd-rom)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
153.为了提供与用户的交互，可以在电子设备上实施此处描述的系统和技术，该电子设备具有：用于向用户显示信息的显示装置(例如，crt(阴极射线管)或者lcd(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
154.可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(lan)、广域网(wan)、区块链网络和互联网。
155.计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与vps服务中，存在的管理难度大，业务扩展性弱的缺陷。
156.应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
157.上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明
的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。