一种看门狗电路的制作方法

1.本发明属于嵌入式计算机系统安全性电路技术领域，具体涉及一种看门狗电路。


背景技术：

2.看门狗电路独立于处理器电路，用于监控处理器中软件运行状态的完好性，在安全性要求较高的嵌入式计算机领域有着广泛的应用。看门狗电路的输出信号一般通常有2种用途连接，1.作为中断源，连接处理器电路的中断输入请求，用于触发对应中断服务程序，执行故障记录、事件记录、事件申报、异常处理、“喂狗”恢复等一系列应急操作指令；2.作为复位源，连接处理器电路的复位输入，即当看门狗电路输出“狗叫”状态时产生复位处理器电路触发处理器重新启动，意图克服异常，重新恢复运行状态。在实际设计中往往都是依据使用特性需求选取其中一种方式，目前缺少一种能够将2种方式综合后的可行性设计，比如在无人机系统中就非常适合使用看门狗电路先产生中断后触发复位的这种设计方式。


技术实现要素：

3.有鉴于此，本发明提出一种看门狗电路，看门狗电路输出的“狗叫”信号可以向处理器电路产生中断请求信号，在允许中断服务程序执行的前提下，看门狗在进一步无法恢复状态的情况下可以进一步实现对处理器电路的复位操作。
4.为了实现上述技术目的，本发明所采用的具体技术方案为：
5.一种看门狗电路，用于处理器电路的中断及复位控制；包括看门狗芯片；所述看门狗芯片采集所述处理器电路的喂狗信号，根据所述喂狗信号判断所述处理器电路是否运行正常，当不正常时首先向所述处理器电路发送中断请求，然后向所述处理器电路发送复位信号。
6.进一步的，所述看门狗电路还包括：
7.数据隔离缓冲器d1、数据隔离缓冲器d3、数据隔离缓冲器d4、看门狗芯片d2、电阻r1、电阻r2、电阻r3、电阻r4、电容c1、电容c2、逻辑同或门d5、逻辑或门d6、逻辑与电路和复位产生电路。
8.进一步的，所述数据隔离缓冲器d1、数据隔离缓冲器d3、数据隔离缓冲器d4、看门狗芯片d2、电阻r1、电阻r2、电阻r3、电阻r4、电容c1、电容c2、逻辑同或门d5、逻辑或门d6、逻辑与电路和复位产生电路之间的连接方式包括：
9.中断输入请求连接：处理器电路输出的喂狗信号连接数据隔离缓冲器d1的输入端，数据隔离缓冲器d1的输出端连接看门狗芯片d2的wdi引脚(即看门狗喂狗输入端)，看门狗芯片d2的wdo引脚(即看门狗狗叫信号输出端)连接数据隔离缓冲器d3的输入端，数据隔离缓冲器d3的输出端连接处理器电路的中断输入请求端和电阻r1；
10.级延时连接：电阻r1的另一端连接电容c1和电阻r2，电阻c1的另一端接地，电阻r2的另一端连接数据隔离缓冲器d4的输入端；
11.复位信号产生连接：数据隔离缓冲器d4的输出端连接逻辑或门d6的输入1端、逻辑
同或门d5的输入1端以及电阻r3，电阻r3的另一端连接电容c3和电阻r4，电阻c2的另一端接地，电阻r4的另一端连接逻辑同或门d5的输入2端，逻辑同或门d5的输出端连接逻辑或门d6的输入2端，逻辑或门d6的输出端连接逻辑与电路的输入1端；
12.复位信号综合连接：常规复位产生电路输出的常规复位信号连接逻辑与电路的输入2端，逻辑与电路的输出端连接处理器电路的复位输入端。
附图说明
13.为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
14.图1为本发明具体实施方式中一种看门狗电路所应用的1394b总线节点双端口通信旁路架构示意图。
具体实施方式
15.下面结合附图对本公开实施例进行详细描述。
16.以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
17.要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
18.还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图示中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
19.另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
20.在本发明的一个实施例中，提出一种看门狗电路，用于处理器电路的中断及复位控制；包括看门狗芯片；看门狗芯片采集处理器电路的喂狗信号，根据喂狗信号判断处理器电路是否运行正常，当不正常时首先向处理器电路发送中断请求，然后向处理器电路发送复位信号。
21.在本实施例中，如图1所示，看门狗电路还包括：
22.数据隔离缓冲器d1、数据隔离缓冲器d3、数据隔离缓冲器d4、看门狗芯片d2、电阻r1、电阻r2、电阻r3、电阻r4、电容c1、电容c2、逻辑同或门d5、逻辑或门d6、逻辑与电路和复位产生电路。
23.在本实施例中，数据隔离缓冲器d1、数据隔离缓冲器d3、数据隔离缓冲器d4、看门狗芯片d2、电阻r1、电阻r2、电阻r3、电阻r4、电容c1、电容c2、逻辑同或门d5、逻辑或门d6、逻辑与电路和复位产生电路之间的连接方式包括：
24.中断输入请求连接：处理器电路输出的喂狗信号连接数据隔离缓冲器d1的输入端，数据隔离缓冲器d1的输出端连接看门狗芯片d2的wdi引脚(即看门狗喂狗输入端)，看门狗芯片d2的wdo引脚(即看门狗狗叫信号输出端)连接数据隔离缓冲器d3的输入端，数据隔离缓冲器d3的输出端连接处理器电路的中断输入请求端和电阻r1；
25.级延时连接：电阻r1的另一端连接电容c1和电阻r2，电阻c1的另一端接地，电阻r2的另一端连接数据隔离缓冲器d4的输入端；
26.复位信号产生连接：数据隔离缓冲器d4的输出端连接逻辑或门d6的输入1端、逻辑同或门d5的输入1端以及电阻r3，电阻r3的另一端连接电容c3和电阻r4，电阻c2的另一端接地，电阻r4的另一端连接逻辑同或门d5的输入2端，逻辑同或门d5的输出端连接逻辑或门d6的输入2端，逻辑或门d6的输出端连接逻辑与电路的输入1端；
27.复位信号综合连接：常规复位产生电路输出的常规复位信号连接逻辑与电路的输入2端，逻辑与电路的输出端连接处理器电路的复位输入端。
28.以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。