监管DDR5内存颗粒错误的方法、系统、存储介质及设备与流程

监管ddr5内存颗粒错误的方法、系统、存储介质及设备
技术领域
1.本发明涉及存储技术领域，尤其涉及一种监管ddr5内存颗粒错误的方法、系统、存储介质及设备。


背景技术：

2.ddr5内存相比其他ddr（double data rate，双倍速率同步动态随机存储器）内存增加了颗粒级别纠错机制（on-die ecc，error correcting code），对于single bit（单比特）的错误可以在dram（动态随机存取内存）颗粒内部进行纠正。在服务器运行过程中，cpu（central processing unit，中央处理器）会对内存进行读写操作，若ddr5内存颗粒在进行读写时发现错误，会先进行内部纠正，服务器系统软件层面无法获取具体的纠错状况，只有当错误不能被纠正时才会传输到系统层面。为了避免在服务器正常运行时内存出现ecc（error correcting code，纠错机制），ddr5内存可以使用ecs（ecc error check and scrub，ecc错误巡检及纠正）功能在无读写操作的空闲区域对颗粒的ecc错误进行巡检及纠正。
3.目前，ddr5内存使用ecs功能在无读写操作的空间对颗粒的ecc错误进行巡检及纠正时，巡检纠正的错误数量、错误地址等信息会记录到ecs相关寄存器中。服务器软件系统可以读取寄存器信息获取错误信息。
4.但是，现有的技术方案只能获取到内存颗粒的巡检纠错数量和地址等信息，对这些信息如何处理没有有效的技术方案。另外，现有技术中通过cpu对内存进行ecc检查和纠错并未到达颗粒层面，导致修复不精准，可能产生更严重的问题。


技术实现要素：

5.有鉴于此，本发明的目的在于提出一种监管ddr5内存颗粒错误的方法、系统、存储介质及设备，用以解决现有技术中缺乏对ddr5内存颗粒的巡检纠错数量和地址等信息进行有效处理，以及仅对ddr5内存进行ecc纠错导致修复不精准的问题。
6.基于上述目的，本发明提供了一种监管ddr5内存颗粒错误的方法，包括以下步骤：在服务器运行过程中，通过ddr5内存的ecs功能中的错误计数器对内存颗粒错误单元进行计数，并通过行错误计数器跟踪内存颗粒中每一行的错误单元数量并对错误单元数量最大的一行的行地址信息进行记录；读取错误计数器记录的内存颗粒错误单元的计数值，并判断计数值是否大于等于预设监控阈值；响应于计数值大于等于预设监控阈值，读取行错误计数器记录的错误单元数量最大的一行的行地址信息，并对行地址信息对应的内存颗粒进行硬件修复。
7.在一些实施例中，方法还包括：将读取到的计数值存放至第一寄存器中。
8.在一些实施例中，方法还包括：
响应于读取到行地址信息，将第一寄存器中的计数值清空。
9.在一些实施例中，方法还包括：响应于第一寄存器中的计数值清空完成，在间隔预设时长后返回读取错误计数器记录的内存颗粒错误单元的计数值的步骤。
10.在一些实施例中，判断计数值是否大于等于预设监控阈值包括：读取存放于第二寄存器中的预设监控阈值，并判断计数值是否大于等于预设监控阈值。
11.在一些实施例中，方法还包括：将读取到的行地址信息存放至第三寄存器中。
12.在一些实施例中，方法还包括：将第三寄存器中的行地址信息添加至对应于部分并行修复功能的第四寄存器中。
13.在一些实施例中，对行地址信息对应的内存颗粒进行硬件修复包括：响应于服务器重启完成，通过部分并行修复功能对第四寄存器中的行地址信息对应的内存颗粒进行永久性部分并行修复。
14.在一些实施例中，方法还包括：响应于永久性部分并行修复完成，将第三寄存器中的行地址信息清空。
15.在一些实施例中，方法还包括：响应于永久性部分并行修复完成，服务器正常使用。
16.在一些实施例中，方法还包括：响应于永久性部分并行修复失败，将行地址信息写入ddr5内存的spd空间。
17.在一些实施例中，将行地址信息写入ddr5内存的spd空间包括：将行地址信息写入ddr5内存的spd空间内的保留空间中，保留空间包括byte555 ~ byte1022的空间。
18.在一些实施例中，将行地址信息写入ddr5内存的spd空间内的保留空间中包括：将行地址信息写入保留空间中的byte640 ~ byte703空间。
19.在一些实施例中，方法还包括：第三寄存器有多个，每个第三寄存器存放对应的行地址信息。
20.在一些实施例中，方法还包括：响应于永久性部分并行修复失败，禁用ddr5内存。
21.在一些实施例中，方法还包括：响应于计数值小于预设监控阈值，在间隔预设时长后返回读取错误计数器记录的内存颗粒错误单元的计数值的步骤。
22.本发明的另一方面，还提供了一种监管ddr5内存颗粒错误的系统，包括：跟踪模块，配置用于在服务器运行过程中，通过ddr5内存的ecs功能中的错误计数器对内存颗粒错误单元进行计数，并通过行错误计数器跟踪内存颗粒中每一行的错误单元数量并对错误单元数量最大的一行的行地址信息进行记录；判断模块，配置用于读取错误计数器记录的内存颗粒错误单元的计数值，并判断计数值是否大于等于预设监控阈值；以及修复模块，配置用于响应于计数值大于等于预设监控阈值，读取行错误计数器记
录的错误单元数量最大的一行的行地址信息，并对行地址信息对应的内存颗粒进行硬件修复。
23.在一些实施例中，系统还包括返回模块，配置用于响应于计数值小于预设监控阈值，在间隔预设时长后返回判断模块。
24.本发明的又一方面，还提供了一种计算机可读存储介质，存储有计算机程序指令，该计算机程序指令被处理器执行时实现上述方法。
25.本发明的再一方面，还提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该计算机程序被处理器执行时执行上述方法。
26.本发明至少具有以下有益技术效果：本发明的监管ddr5内存颗粒错误的方法，通过对ddr5内存的ecs功能中的错误计数器和行错误计数器分别实时跟踪服务器运行过程中检测到的内存颗粒错误单元，并读取错误计数器记录的内存颗粒错误单元的计数值，并判断计数值是否大于等于预设监控阈值，并在计数值大于等于预设监控阈值时，读取行错误计数器记录的具有最多错误单元的一行的行地址信息，并对行地址信息对应的内存颗粒进行硬件修复，从而实现了在服务器平台上对ddr5内存颗粒错误的有效监控及管理，通过对ddr5内存进行颗粒层面的纠正以及硬件修复，避免了服务器运行时内存颗粒错误对系统带来的风险。
附图说明
27.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
28.图1为根据本发明实施例提供的监管ddr5内存颗粒错误的方法的示意图；图2为根据本发明实施例提供的阈值监控管理模块的流程示意图；图3为根据本发明实施例提供的监管ddr5内存颗粒错误的系统的示意图；图4为根据本发明实施例提供的实现监管ddr5内存颗粒错误的方法的计算机可读存储介质的示意图；图5为根据本发明实施例提供的执行监管ddr5内存颗粒错误的方法的计算机设备的硬件结构示意图。
具体实施方式
29.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
30.需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称的非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备固有的其他步骤或单元。
31.基于上述目的，本发明实施例的第一个方面，提出了一种监管ddr5内存颗粒错误
的方法的实施例。图1示出的是本发明提供的监管ddr5内存颗粒错误的方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：步骤s10、在服务器运行过程中，通过ddr5内存的ecs功能中的错误计数器对内存颗粒错误单元进行计数，并通过行错误计数器跟踪内存颗粒中每一行的错误单元数量并对错误单元数量最大的一行的行地址信息进行记录；步骤s20、读取错误计数器记录的内存颗粒错误单元的计数值，并判断计数值是否大于等于预设监控阈值；步骤s30、响应于计数值大于等于预设监控阈值，读取行错误计数器记录的错误单元数量最大的一行的行地址信息，并对行地址信息对应的内存颗粒进行硬件修复。
32.本实施例中，ddr5内存属于ddr（double data rate，双倍速率同步动态随机存储器）内存的一种。
33.ddr5内存可以使用ecs（ecc error check and scrub，ecc错误巡检及纠正）功能在无读写操作的空闲区域对颗粒的ecc（error correcting code，纠错机制）错误进行巡检及纠正。
34.本发明实施例的监管ddr5内存颗粒错误的方法，通过对ddr5内存的ecs功能中的错误计数器和行错误计数器分别实时跟踪服务器运行过程中检测到的内存颗粒错误单元，并读取错误计数器记录的内存颗粒错误单元的计数值，并判断计数值是否大于等于预设监控阈值，并在计数值大于等于预设监控阈值时，读取行错误计数器记录的具有最多错误单元的一行的行地址信息，并对行地址信息对应的内存颗粒进行硬件修复，从而实现了在服务器平台上对ddr5内存颗粒错误的有效监控及管理，通过对ddr5内存进行颗粒层面的纠正以及硬件修复，避免了服务器运行时内存颗粒错误对系统带来的风险。
35.在一些实施例中，方法还包括：将读取到的计数值存放至第一寄存器中。
36.在一些实施例中，方法还包括：响应于读取到行地址信息，将第一寄存器中的计数值清空。
37.本实施例中，当读取到行地址信息后，将第一寄存器中的计数值清空，以便本方法循环执行到下次时再将新读取到的计数值放入第一寄存器中。
38.在一些实施例中，方法还包括：响应于第一寄存器中的计数值清空完成，在间隔预设时长后返回读取错误计数器记录的内存颗粒错误单元的计数值的步骤。
39.在一些实施例中，判断计数值是否大于等于预设监控阈值包括：读取存放于第二寄存器中的预设监控阈值，并判断计数值是否大于等于预设监控阈值。
40.本实施例中，将预设监控阈值直接存放至第二寄存器中，每次运行本方法时都可以直接从第二寄存器中读取。
41.在一些实施例中，方法还包括：将读取到的行地址信息存放至第三寄存器中。
42.在一些实施例中，方法还包括：将第三寄存器中的行地址信息添加至对应于部分并行修复功能的第四寄存器中。
43.在一些实施例中，对行地址信息对应的内存颗粒进行硬件修复包括：响应于服务器重启完成，通过部分并行修复功能对第四寄存器中的行地址信息对应的内存颗粒进行永久性部分并行修复。
44.在一些实施例中，方法还包括：响应于永久性部分并行修复完成，将第三寄存器中
的行地址信息清空。
45.在一些实施例中，方法还包括：响应于永久性部分并行修复完成，服务器正常使用。
46.在一些实施例中，方法还包括：响应于永久性部分并行修复失败，将行地址信息写入ddr5内存的spd空间。
47.在一些实施例中，将行地址信息写入ddr5内存的spd空间包括：将行地址信息写入ddr5内存的spd空间内的保留空间中，保留空间包括byte555 ~ byte1022的空间。
48.在一些实施例中，将行地址信息写入ddr5内存的spd空间内的保留空间中包括：将行地址信息写入保留空间中的byte640 ~ byte703空间。
49.在一些实施例中，方法还包括：响应于永久性部分并行修复失败，禁用ddr5内存。
50.上述实施例中，通过将无法修复的内存颗粒错误的信息记录到内存spd空间中，并对错误内存进行禁用管理，解决了服务器运行时内存颗粒错误对系统带来的风险。
51.在一些实施例中，方法还包括：第三寄存器有多个，每个第三寄存器存放对应的行地址信息。
52.在一些实施例中，方法还包括：响应于计数值小于预设监控阈值，在间隔预设时长后返回读取错误计数器记录的内存颗粒错误单元的计数值的步骤。
53.图2为根据本发明实施例提供的阈值监控管理模块的流程示意图。结合图2示出的流程，本发明实施例的监管ddr5内存颗粒错误的方法具体如下：1）本发明基于服务器平台及ddr5内存支持的ecs功能。
54.2）ecs功能利用两个计数器来跟踪服务器运行中检测到的内存颗粒错误，分别是错误计数器（ec）和行错误计数器（eprc），设定ec的监控阈值为a。
55.3）设定时间间隔t（及预设时长）。
56.4）读取错误计数器中的计数值并存储到第一寄存器中，记做a1。
57.5）当a1＜a时，间隔t后返回执行4）步骤。
58.6）当a1≥a时，读取行错误计数器中错误数最多的行地址信息，并记录到rn寄存器（即第三寄存器）中（n代表第三寄存器个数，一个寄存器记录一行地址信息），同时a1数据清空。间隔t后，返回执行4）步骤。
59.7）将rn寄存器的行地址信息添加到ppr功能寄存器（即第四寄存器）中。
60.8）服务器执行重启动作后，ppr功能（即部分并行修复功能）对寄存器中的行地址进行hppr（hard ppr，永久性部分并行修复），修复错误的行地址对应的内存颗粒，同时清空rn寄存器中的行地址信息。
61.ppr（partial-parallel-repai，部分并行修复）为一种分布式重建技术，将重建操作划分为小的部分操作，并在已经参与数据重建的多个节点上调度它们。然后分布式协议逐步组合这些部分结果以重建不可用的数据块，该技术降低了网络压力，并且显著缩短了修复时间和降级的读取时间。
62.9）hppr修复成功，服务器正常开机使用。
63.10）hppr修复失败，将地址信息写入内存spd空间中。
64.spd是内存模组上面的一个可擦写的eeprom（electrically erasable programmable read only memory，带电可擦可编程只读存储器），里面记录了该内存的许
多重要信息，诸如内存的芯片及模组厂商、工作频率、工作电压、速度、容量、电压与行、列地址带宽等参数。spd信息一般都是在出厂前，由内存模组制造商根据内存芯片的实际性能写入到eeprom芯片中。
65.按照jedec（固态技术协会，是微电子产业的领导标准机构，在过去50余年的时间里，jedec所制定的标准为全行业所接受和采纳）标准的定义，ddr5内存的spd空间中byte（字节）555~byte1022属于保留空间，第10）步的hppr修复失败的地址信息写入byte640~byte703空间。
66.11）对修复失败的内存进行禁用，避免服务器运行时使用该内存。
67.本发明实施例的第二个方面，还提供了一种监管ddr5内存颗粒错误的系统。图3示出的是本发明提供的监管ddr5内存颗粒错误的系统的实施例的示意图。如图3所示，一种监管ddr5内存颗粒错误的系统包括：跟踪模块10，配置用于在服务器运行过程中，通过ddr5内存的ecs功能中的错误计数器对内存颗粒错误单元进行计数，并通过行错误计数器跟踪内存颗粒中每一行的错误单元数量并对错误单元数量最大的一行的行地址信息进行记录；判断模块20，配置用于读取错误计数器记录的内存颗粒错误单元的计数值，并判断计数值是否大于等于预设监控阈值；以及修复模块30，配置用于响应于计数值大于等于预设监控阈值，读取行错误计数器记录的错误单元数量最大的一行的行地址信息，并对行地址信息对应的内存颗粒进行硬件修复。
68.本实施例中，ddr5内存属于ddr（double data rate，双倍速率同步动态随机存储器）内存的一种。ddr5内存可以使用ecs（ecc error check and scrub，ecc错误巡检及纠正）功能在无读写操作的空闲区域对颗粒的ecc（error correcting code，纠错机制）错误进行巡检及纠正。
69.本发明实施例的监管ddr5内存颗粒错误的系统，通过对ddr5内存的ecs功能中的错误计数器和行错误计数器分别实时跟踪服务器运行过程中检测到的内存颗粒错误单元，并读取错误计数器记录的内存颗粒错误单元的计数值，并判断计数值是否大于等于预设监控阈值，并在计数值大于等于预设监控阈值时，读取行错误计数器记录的具有最多错误单元的一行的行地址信息，并对行地址信息对应的内存颗粒进行硬件修复，从而实现了在服务器平台上对ddr5内存颗粒错误的有效监控及管理，通过对ddr5内存进行颗粒层面的纠正以及硬件修复，避免了服务器运行时内存颗粒错误对系统带来的风险。
70.在一些实施例中，系统还包括返回模块，配置用于响应于计数值小于预设监控阈值，在间隔预设时长后返回判断模块。
71.在一些实施例中，系统还包括第一存放模块，配置用于将读取到的计数值存放至第一寄存器中。
72.在一些实施例中，系统还包括第一清空模块，配置用于响应于读取到行地址信息，将第一寄存器中的计数值清空。
73.本实施例中，当读取到行地址信息后，将第一寄存器中的计数值清空，以便本方法循环执行到下次时再将新读取到的计数值放入第一寄存器中。
74.在一些实施例中，系统还包括清空完成模块，配置用于响应于第一寄存器中的计数值清空完成，在间隔预设时长后返回判断模块。
75.在一些实施例中，判断模块20进一步配置用于读取存放于第二寄存器中的预设监
控阈值，并判断计数值是否大于等于预设监控阈值。
76.本实施例中，将预设监控阈值直接存放至第二寄存器中，每次运行本方法时都可以直接从第二寄存器中读取。
77.在一些实施例中，系统还包括第二存放模块，配置用于将读取到的行地址信息存放至第三寄存器中。
78.在一些实施例中，系统还包括添加模块，配置用于将第三寄存器中的行地址信息添加至对应于部分并行修复功能的第四寄存器中。
79.在一些实施例中，修复模块30进一步配置用于响应于服务器重启完成，通过部分并行修复功能对第四寄存器中的行地址信息对应的内存颗粒进行永久性部分并行修复。
80.ppr功能（即部分并行修复功能）对寄存器中的行地址进行hppr（hard ppr，永久性部分并行修复），修复错误的行地址对应的内存颗粒，同时清空rn寄存器中的行地址信息。
81.ppr（partial-parallel-repai，部分并行修复）为一种分布式重建技术，将重建操作划分为小的部分操作，并在已经参与数据重建的多个节点上调度它们。然后分布式协议逐步组合这些部分结果以重建不可用的数据块，该技术降低了网络压力，并且显著缩短了修复时间和降级的读取时间。
82.在一些实施例中，系统还包括第二清空模块，配置用于响应于永久性部分并行修复完成，将第三寄存器中的行地址信息清空。
83.在一些实施例中，系统还包括正常使用模块，配置用于响应于永久性部分并行修复完成，服务器正常使用。
84.在一些实施例中，系统还包括写入模块，配置用于响应于永久性部分并行修复失败，将行地址信息写入ddr5内存的spd空间。
85.在一些实施例中，写入模块进一步配置用于将行地址信息写入ddr5内存的spd空间内的保留空间中，保留空间包括byte555 ~ byte1022的空间。
86.在一些实施例中，写入模块更进一步配置用于将行地址信息写入保留空间中的byte640 ~ byte703空间。
87.spd是内存模组上面的一个可擦写的eeprom（electrically erasable programmable read only memory，带电可擦可编程只读存储器），里面记录了该内存的许多重要信息，诸如内存的芯片及模组厂商、工作频率、工作电压、速度、容量、电压与行、列地址带宽等参数。spd信息一般都是在出厂前，由内存模组制造商根据内存芯片的实际性能写入到eeprom芯片中。
88.按照jedec（固态技术协会，是微电子产业的领导标准机构，在过去50余年的时间里，jedec所制定的标准为全行业所接受和采纳）标准的定义，ddr5内存的spd空间中byte（字节）555~byte1022属于保留空间，第10）步的hppr修复失败的地址信息写入byte640~byte703空间。
89.在一些实施例中，系统还包括第三存放模块，配置用于第三寄存器有多个，每个第三寄存器存放对应的行地址信息。
90.在一些实施例中，系统还包括禁用模块，配置用于响应于永久性部分并行修复失败，禁用ddr5内存。
91.上述实施例中，通过将无法修复的内存颗粒错误的信息记录到内存spd空间中，并
对错误内存进行禁用管理，解决了服务器运行时内存颗粒错误对系统带来的风险。
92.本发明实施例的第三个方面，还提供了一种计算机可读存储介质，图4示出了根据本发明实施例提供的实现监管ddr5内存颗粒错误的方法的计算机可读存储介质的示意图。如图4所示，计算机可读存储介质3存储有计算机程序指令31。该计算机程序指令31被处理器执行时实现如下步骤：在服务器运行过程中，通过ddr5内存的ecs功能中的错误计数器对内存颗粒错误单元进行计数，并通过行错误计数器跟踪内存颗粒中每一行的错误单元数量并对错误单元数量最大的一行的行地址信息进行记录；读取错误计数器记录的内存颗粒错误单元的计数值，并判断计数值是否大于等于预设监控阈值；响应于计数值大于等于预设监控阈值，读取行错误计数器记录的错误单元数量最大的一行的行地址信息，并对行地址信息对应的内存颗粒进行硬件修复。
93.在一些实施例中，步骤还包括：将读取到的计数值存放至第一寄存器中。
94.在一些实施例中，步骤还包括：响应于读取到行地址信息，将第一寄存器中的计数值清空。
95.在一些实施例中，步骤还包括：响应于第一寄存器中的计数值清空完成，在间隔预设时长后返回读取错误计数器记录的内存颗粒错误单元的计数值的步骤。
96.在一些实施例中，判断计数值是否大于等于预设监控阈值包括：读取存放于第二寄存器中的预设监控阈值，并判断计数值是否大于等于预设监控阈值。
97.在一些实施例中，步骤还包括：将读取到的行地址信息存放至第三寄存器中。
98.在一些实施例中，步骤还包括：将第三寄存器中的行地址信息添加至对应于部分并行修复功能的第四寄存器中。
99.在一些实施例中，对行地址信息对应的内存颗粒进行硬件修复包括：响应于服务器重启完成，通过部分并行修复功能对第四寄存器中的行地址信息对应的内存颗粒进行永久性部分并行修复。
100.在一些实施例中，步骤还包括：响应于永久性部分并行修复完成，将第三寄存器中的行地址信息清空。
101.在一些实施例中，步骤还包括：响应于永久性部分并行修复完成，服务器正常使用。
102.在一些实施例中，步骤还包括：响应于永久性部分并行修复失败，将行地址信息写入ddr5内存的spd空间。
103.在一些实施例中，将行地址信息写入ddr5内存的spd空间包括：将行地址信息写入ddr5内存的spd空间内的保留空间中，保留空间包括byte555 ~ byte1022的空间。
104.在一些实施例中，将行地址信息写入ddr5内存的spd空间内的保留空间中包括：将行地址信息写入保留空间中的byte640 ~ byte703空间。
105.在一些实施例中，步骤还包括：第三寄存器有多个，每个第三寄存器存放对应的行地址信息。
106.在一些实施例中，步骤还包括：响应于永久性部分并行修复失败，禁用ddr5内存。
107.在一些实施例中，步骤还包括：响应于计数值小于预设监控阈值，在间隔预设时长
后返回读取错误计数器记录的内存颗粒错误单元的计数值的步骤。
108.应当理解，在相互不冲突的情况下，以上针对根据本发明的监管ddr5内存颗粒错误的方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的监管ddr5内存颗粒错误的系统和存储介质。
109.本发明实施例的第四个方面，还提供了一种计算机设备，包括如图5所示的存储器402和处理器401，该存储器402中存储有计算机程序，该计算机程序被该处理器401执行时实现上述任意一项实施例的方法。
110.如图5所示，为本发明提供的执行监管ddr5内存颗粒错误的方法的计算机设备的一个实施例的硬件结构示意图。以如图5所示的计算机设备为例，在该计算机设备中包括一个处理器401以及一个存储器402，并还可以包括：输入装置403和输出装置404。处理器401、存储器402、输入装置403和输出装置404可以通过总线或者其他方式连接，图5中以通过总线连接为例。输入装置403可接收输入的数字或字符信息，以及产生与监管ddr5内存颗粒错误的系统的用户设置以及功能控制有关的键信号输入。输出装置404可包括显示屏等显示设备。
111.存储器402作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本技术实施例中的监管ddr5内存颗粒错误的方法对应的程序指令/模块。存储器402可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储监管ddr5内存颗粒错误的方法的使用所创建的数据等。此外，存储器402可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器402可选包括相对于处理器401远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
112.处理器401通过运行存储在存储器402中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的监管ddr5内存颗粒错误的方法。
113.最后需要说明的是，本文的计算机可读存储介质（例如，存储器）可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器（rom）、可编程rom（prom）、电可编程rom（eprom）、电可擦写可编程rom（eeprom）或快闪存储器。易失性存储器可以包括随机存取存储器（ram），该ram可以充当外部高速缓存存储器。作为例子而非限制性的，ram 可以以多种形式获得，比如同步ram（dram）、动态ram（dram）、同步dram（sdram）、双数据速率sdram（ddr sdram）、增强sdram（esdram）、同步链路dram（sldram）、以及直接rambus ram（drram）。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
114.本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功
能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
115.结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器（dsp）、专用集成电路（asic）、现场可编程门阵列（fpga）或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，dsp和微处理器的组合、多个微处理器、一个或多个微处理器结合dsp和/或任何其它这种配置。
116.以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
117.应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
118.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围（包括权利要求）被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。