读响应电路、方法、数据传输系统及相关设备与流程

本技术涉及数据传输领域，具体而言，涉及一种读响应电路、方法、数据传输系统及相关设备。

背景技术：

1、axi(advanced extens i b l e i nterface，高级可扩展接口)总线为一种芯片内部传输的总线，主设备与从设备之间可以通过axi总线实现数据传输。例如，主设备可以通过axi总线向从设备发送对数据的读请求，从设备接收到读请求之后，向主设备反馈与该读请求对应的读响应数据。

2、在基于axi总线实现的数据传输过程中，若针对具有相同i d(也即标识信息)的读请求需要分别发送给不同从设备，那么主设备接收到从设备返回的响应数据的顺序应当与主设备发送具有相同i d的读请求给各从设备的顺序一致，若不一致则会发生死锁。

3、目前，为避免死锁发生，通常的实现方式有两种，一种是主设备向一个从设备发送读请求并接收到该从设备的读响应数据之后，再向下一从设备发送读请求，但该方式由于主设备必须在收到一个从设备对读请求的读响应数据后才能下发下一个从设备的读请求，因此主设备存在发送间隙，导致主设备存在效率低下的问题。另一种方式是设置一个缓存器将多个从设备反馈的读响应数据暂存，并在接收到所有从设备反馈的读响应数据之后，将所有读响应数据按序反馈给主设备，这样通过控制该缓存器返回读响应数据给主设备的顺序，即可保证主设备接收到读响应数据的顺序是与主设备发送读请求给从设备的顺序是一致的，可以避免死锁。但是，读响应数据通常具有较大的数据量，因此设置的缓存器的存储空间也需要比较大才能满足需求，而缓存器的存储空间越大，则缓存器的面积也越大，从而会导致整个系统具有较大的面积开销。

技术实现思路

1、有鉴于此，本技术旨在提供一种读响应电路、方法、数据传输系统及相关设备，以解决上述问题。

2、第一方面，本技术实施例提供一种读响应电路，包括：缓存电路，分别与主设备和从设备连接；所述缓存电路，用于接收所述主设备发送的读请求，并对所述读请求进行存储；所述缓存电路还用于在接收到任意一个所述从设备返回的所有目标读响应数据后，将目标读请求发送至下一从设备；其中：所述目标读请求为需发送给所述下一从设备的具有第一目标标识信息的读请求；所述目标读响应数据为具有所述第一目标标识信息的读响应数据，或为具有与所述第一目标标识信息对应的第二目标标识信息的读响应数据。

3、本技术实施例中，通过设置缓存电路用于对读请求进行存储，并且缓存电路是在接收到任意一个从设备返回的所有目标读响应数据后，才将目标读请求发送至下一从设备。因此，通过缓存电路的控制，可以使得主设备接收到的从设备返回的读响应数据的顺序与其发送给各从设备的具有相同标识信息的读请求的顺序一致，从而可以防止出现死锁问题。此外，本技术的方案对于主设备而言，允许其连续发送目标地址为不同从设备的多个具有相同标识信息的读请求，而不必等待接收到一个从设备的所有读响应数据后再向下一个从设备发送具有相同标识信息的读请求，从而相比于第一种现有技术而言，可以有效提高主设备的处理效率。此外，本技术的缓存电路中保存的是读请求，而读请求的数据量远远小于读响应数据的数据量，因此相对于第二种现有技术而言，所需的缓存器的存储空间可以更小，从而可以有效节约面积开销。

4、一实施例中，所述缓存电路包括：判断电路和第一缓存器；所述判断电路与所述主设备连接；所述第一缓存器与所述判断电路连接；所述判断电路用于在发来所述读请求的所述主设备支持outstand i ng时，将所述读请求发送至所述第一缓存器进行存储，在所述主设备不支持outstand i ng时，将所述读请求发送至该读请求对应的所述从设备。

5、本技术实施例中，设置判断电路与主设备连接，由此，判断电路可以判断主设备发送的读请求是否支持outstand i ng，通过判断主设备是否支持outstand i ng，以对不同的读请求进行不同的处理方式。对支持outstand i ng的主设备，将其发送至第一缓存器存储，从而可以基于缓存器的作用，在连续发送多个读请求的同时，防止死锁的发生。对于不支持outstand i ng的主设备，将该读请求直接发送至从设备获取对应的读响应数据，从而可以以类似第一种现有技术的方式，防止死锁的发生。

6、一实施例中，所述第一缓存器为多个，且每一所述第一缓存器均与所述判断电路连接；所述判断电路具体用于，在发来所述读请求的所述主设备支持outstand i ng时，根据所述读请求的标识信息，将所述读请求发送至所述标识信息对应的所述第一缓存器进行存储。

7、本技术实施例中，设置多个第一缓存器，可以分别对具有不同标识的读请求进行分类存储与发送。根据读请求的标识信息，将读请求发送至标识信息对应的第一缓存器进行存储，由此，可以实现对不同标识信息的读请求的区分管理。同时，相同标识信息的读请求的发送顺序与这些读请求对应的读响应数据的接收顺序才会影响到主设备是否出现死锁问题，因此在将相同标识信息的读请求存入与同一第一缓存器之后，通过该第一缓存器即可实现对于该相同标识信息的读请求的发送顺序的管理，从而有效避免死锁问题的产生。

8、一实施例中，所述缓存电路还包括多个计数器，每个所述计数器与一个所述第一缓存器连接；所述计数器用于对所连接的所述第一缓存器所发送的所述读请求以及接收到的与所发送的所述读请求对应的所述读响应数据进行计数，在确定所述读请求的发送次数与所述读响应数据的接收次数相同时，向所在的所连接的所述第一缓存器发送触发信号，以触发所述第一缓存器将存储的所述目标读请求发送至下一从设备。

9、本技术实施例中，每一个第一缓存器均设置一个计数器，并通过计数器来对第一缓存器所发送的读请求以及接收到的与所发送的读请求对应的所述读响应数据进行计数。由此，可以有效简化判断读请求对应的读响应数据是否接收到的过程，即，在确定读请求的发送次数与读响应数据的接收次数相同时，可表征所发出的读请求均已收到各自对应的读响应数据。由此，通过计数器的设计，可以有效实现在第一缓存器将一个从设备的所有读请求下发完毕之后，在接收到该从设备针对这些读请求的所有读响应数据后，再才发送下一个从设备的读请求，从而有效保证具有相同标识信息的读请求的从设备下发顺序与接收到的从设备的读响应数据的顺序是一致的，从而避免死锁问题的产生。且计数器功能简单易于实现，无需占用较大面积，从而可以有效减少判断是否接收到读响应数据对应电路对面积的占用。

10、一实施例中，所述第一缓存器具体用于，在接收到所述触发信号时，将存储的所有所述目标读请求发送至下一从设备。

11、本技术实施例中，触发信号可以表征读请求的发送次数与读响应数据的接收次数相同，第一缓存器根据触发信号将读请求发送至从设备，可以避免因从设备不按顺序反馈读响应数据导致出现死锁。同时，将存储的所有目标读请求发送至下一从设备，多个读请求同时发送，无需等待从设备反馈一个读请求对应的读响应数据之后再发送下一读请求，从而有效提高读请求下发的效率，使得第一存储器的存储空间可以更快的周转使用，提高第一缓存器的资源利用率。

12、一实施例中，所述读响应电路还包括：仲裁电路，所述仲裁电路与所述缓存电路连接，所述仲裁电路用于接收所述缓存电路发送的所有所述目标读请求，并将所述目标读请发送至下一从设备。

13、本技术实施例中，将仲裁电路与缓存电路连接，通过仲裁电路来依次发出读请求，由此可以避免同一时刻需要发送多个读请求时对于接口等资源产生争抢，进而降低读请求丢失等风险。

14、一实施例中，所述仲裁电路包括第二缓存器，所述第二缓存器分别与所述缓存电路和所述从设备连接；所述第二缓存器用于将所述读请求依次发送至所述从设备。

15、本技术实施例中，通过第二缓存器对需要外发的读请求进行发送，从而使得仲裁电路具有依次发送读请求的基础，由此，可以避免同一时刻需要发送多个读请求时对于接口等资源产生争抢，进而降低读请求丢失等风险。

16、一实施例中，所述缓存电路还包括直通电路，所述直通电路与所述判断电路连接；所述判断电路具体用于在发来所述读请求的所述主设备不支持outstand i ng时，将所述读请求通过所述直通电路发送至所述仲裁电路。

17、本技术实施例中，对于不支持outstand i ng的读请求，主设备需要在接收到其对应的读响应数据后才能下发下一读请求，因此这类读请求并不会存在死锁风险，因此通过直通电路直接对其进行发送，可以有效提高读请求的发送效率。

18、一实施例中，所述读响应电路还包括：控制电路，分别与所述主设备与所述缓存电路连接；所述控制电路用于对所述读请求进行扩充，以在所述读请求的标识信息中增加对应从设备的编号。

19、本技术实施例中，控制电路，分别与主设备与缓存电路连接，控制电路可以对读请求进行扩充，从而在读请求的标识信息中增加对应从设备的编号，由此，控制电路可以将携带有编号的读请求通过缓存电路发送至仲裁电路，仲裁电路可以通过编号确定该读请求对应的从设备，相较于根据读地址确定读请求对应的从设备的方式而言，判断编号更为快速，有效提高仲裁电路确定对应从设备的效率，进而提高读请求的发送效率。

20、第二方面，本技术实施例提供一种读响应方法，应用于第一方面任一项所述的读响应电路，读响应方法包括：接收并存储主设备发送的读请求；在接收到任意一个所述从设备返回的所有目标读响应数据后，将目标读请求发送至下一从设备；其中：所述目标读请求为需发送给所述下一从设备的具有第一目标标识信息的读请求；所述目标读响应数据为具有所述第一目标标识信息的读响应数据，或为具有与所述第一目标标识信息对应的第二目标标识信息的读响应数据。

21、第三方面，本技术实施例还提供一种数据传输系统，包括：主设备，用于发出读请求；从设备，用于基于所述读请求反馈读响应数据；如第一方面任一项所述的读响应电路，分别与所述主设备和所述从设备连接。

22、第四方面，本技术实施例还提供一种gpu(graphics process i ng un it，图形处理器)，包括如第三方面所述的数据传输系统。

23、第五方面，本技术实施例还提供一种电子器件，包括如第四方面所述的gpu。

24、第六方面，本技术实施例还提供一种电子设备，包括如第四方便所述的gpu或如第五方面所述电子器件。

25、本公开的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本公开的上述技术即可得知。

26、为使本发明的上述目的、特征和优点能更明显易懂，下文特举本发明较佳实施例，并配合所附附图，作详细说明如下。