1.一种处理器芯片，包括：
2.根据权利要求1所述的处理器芯片，其特征在于，所述输出浮点数的阶码位宽大于所述输入浮点数的阶码位宽。
3.根据权利要求1或2所述的处理器芯片，其特征在于，所述每个乘加器包括运算子电路和格式处理子电路；
4.根据权利要求1-3任一项所述的处理器芯片，其特征在于，所述输入浮点数的尾数位宽小于或等于所述输出浮点数的尾数位宽，则所述n个调整电路中的每个调整电路用于：
5.根据权利要求1-3任一项所述的处理器芯片，其特征在于，所述输入浮点数的尾数位宽大于所述输出浮点数的尾数位宽，则所述每个调整电路用于将所述输入浮点数转换为多个输出浮点数，每个输入浮点数表示的数值与所述多个输出浮点数之和所表示的数值相同。
6.根据权利要求5所述的处理器芯片，其特征在于，所述每个输入浮点数对应的输出浮点数的个数根据所述输入浮点数的尾数位宽以及所述输出浮点数的尾数位宽确定。
7.根据权利要求1-6任一项所述的处理器芯片，其特征在于，所述输入浮点数的格式满足电气与电子工程师协会ieee二进制浮点数算术标准，所述输出浮点数的格式不满足所述ieee二进制浮点数算术标准。
8.一种计算设备，其特征在于，所述计算设备包括主板以及如权利要求1-7任意一项所述的芯片；
9.一种浮点数乘法计算的方法，其特征在于，由处理器芯片执行，所述处理器芯片包括控制器及算数逻辑单元alu，所述算数逻辑单元包括n个调整电路和乘加器，所述方法包括：
10.根据权利要求9所述的方法，其特征在于，所述输出浮点数的阶码位宽大于所述输入浮点数的阶码位宽。
11.根据权利要求9或10所述的方法，其特征在于，所述每个乘加器包括运算子电路和格式处理子电路，所述乘加器对所述输出浮点数进行运算生成第一运算结果包括；
12.根据权利要求9-11任一项所述的方法，其特征在于，所述输入浮点数的尾数位宽小于或等于所述输出浮点数的尾数位宽，所述每个调整电路将所述输入浮点数从第一精度转换为第二精度，得到输出浮点数包括：
13.根据权利要求9-11任一项所述的方法，其特征在于，所述输入浮点数的尾数位宽大于所述输出浮点数的尾数位宽，所述每个调整电路将所述输入浮点数从第一精度转换为第二精度，得到输出浮点数包括：
14.根据权利要求13所述的方法，其特征在于，所述每个输入浮点数对应的输出浮点数的个数根据所述输入浮点数的尾数位宽以及所述输出浮点数的尾数位宽确定。
15.根据权利要求9-14任一项所述的方法，其特征在于，所述输入浮点数的格式满足电气与电子工程师协会ieee二进制浮点数算术标准，所述输出浮点数的格式不满足所述ieee二进制浮点数算术标准。