量子比特芯片、处理器及量子计算机的制作方法

1.本技术涉及电路设计领域，特别是涉及一种量子比特芯片、处理器及量子计算机。


背景技术：

2.量子芯片就是将量子线路集成在基片上，进而承载量子信息处理的功能。借鉴于传统计算机的发展历程，量子计算机的研究在克服瓶颈技术之后，要想实现商品化和产业升级，需要走集成化的道路。超导系统、半导体量子点系统、微纳光子学系统、甚至是原子和离子系统，都想走芯片化的道路。从发展看，超导量子芯片系统从技术上走在了其它物理系统的前面；传统的半导体量子点系统也是人们努力探索的目标，因为毕竟传统的半导体工业发展已经很成熟，如半导体量子芯片在退相干时间和操控精度上一旦突破容错量子计算的阈值，有望集成传统半导体工业的现有成果，大大节省开发成本。
3.量子比特是量子芯片的关键单元，由于量子比特上的电极尺寸非常小，在工艺上难以实现焊接，需要通过传输线将电极引出至较大尺寸的焊盘，传输线通常为折线。但是由于传输线非常细，在工艺制备中折点处容易出现断连的情况，因此需要在折点处制作导电盘来提高传输线的导电可靠性。
4.然而，量子比特上的导电盘和焊盘非常多，每一个导电盘和焊盘之间都有一根传输线，因此，需要在量子芯片上合理布设元器件才能提高量子芯片的可靠性。但是，相关技术中缺乏在量子芯片上合理布设元器件的方案。


技术实现要素：

5.本技术的目的是提供一种量子比特芯片、处理器及量子计算机，以解决现有技术中缺乏在量子芯片上合理布设元器件的方案的问题，可以提高量子芯片的可靠性。
6.为解决上述技术问题，第一方面，本技术提供一种量子比特芯片，包括：
7.导电盘结构，包括多个第一导电盘和多个第二导电盘；其中，所述第一导电盘和第二导电盘围成一个内层限位框；
8.焊盘结构，包括与多个第一导电盘一一对应的第一焊盘和与多个第二导电盘一一对应的第二焊盘；其中，所述第一焊盘和第二焊盘围成一个外层限位框；所述导电盘结构位于所述外层限位框内；
9.多个离子注入层，所述第一导电盘和所述第一焊盘设置在所述多个离子注入层的相对两端，所述第二导电盘和所述第二焊盘设置在所述多个离子注入层的相对两端；其中，所述离子注入层和所述第一导电盘或所述第一焊盘的数量相等；
10.传输线，连接于对应的第一导电盘和第一焊盘以及对应的第二导电盘和第二焊盘；其中，仅所述第一导电盘和所述第一焊盘之间的传输线跨越所述离子注入层。
11.可选地，相邻的两个所述离子注入层之间设有走线区域，所述走线区域设有一一对应于所述传输线的走线点，所述传输线经过所述走线点。
12.可选地，同一所述走线区域内的所述走线点为第一辅助线的等分点，所述辅助线
的两个端点分别位于相邻的两个所述离子注入层边缘处；其中，所述端点位于所述走线区域中朝向所述焊盘结构的开口处。
13.可选地，所述离子注入层中设有跨越点，所述第一导电盘和所述第一焊盘之间的传输线经过所述跨越点和所述走线点。
14.可选地，所述离子注入层包括矩形注入区域和四边形注入区域；所述跨越点设置于所述四边形注入区域；所述跨越点和所述走线点之间的所述传输线不跨越所述矩形注入区域。
15.可选地，所述矩形注入区域的第一顶点位于所述四边形注入区域内；所述跨越点为第二辅助线上的点，所述第二辅助线的两个端点分别为所述第一顶点和所述四边形注入区域中远离所述矩形注入区域的边的中点。
16.可选地，所述矩形注入区域的一边与所述四边形注入区域的边重合；所述跨越点为第三辅助线上的点，所述第三辅助线的两个端点分别为所述四边形注入区域中重合边的第一中点和所述四边形注入区域中远离所述矩形注入区域的边的第二中点。
17.可选地，所述跨越点和所述走线点之间的传输线为直线，所述跨越点和第一导电盘之间的传输线为直线，所述走线点与所述第一焊盘或所述第二焊盘之间的传输线为直线，所述第二导电盘和所述走线点之间的传输线为直线。
18.第二方面，提供一种处理器，包括上述第一方面任一项所述的量子比特芯片。
19.第三方面，提供一种量子计算机，包括上述第二方面所述的处理器。
20.基于上述量子比特芯片，导电盘结构中第一导电盘和第二导电盘将电极结构围于内层限位框内，第一导电盘和第二导电盘均在内层限位框上，焊盘结构中第一焊盘和第二焊盘将导电盘结构围于外层限位框内，第一焊盘和第二焊盘均在外层限位框上，便于传输线连接于对应的电极结构和导电盘结构以及对应的导电盘结构和焊盘结构，以及可以解决现有技术中缺乏在量子芯片上合理布设元器件的方案的问题，可以提高量子芯片的可靠性。
21.本技术提供的处理器及量子计算机，与量子比特芯片属于同一实用新型构思，因此具有相同的有益效果，在此不再赘述。
附图说明
22.图1是本技术一示例性实施例提供的一种量子比特芯片的结构示意图；
23.图2为图1中确定走线点和跨越点的示意图；
24.图3是图1中一离子注入层的示意图；
25.图4为图1中另一离子注入层的示意图。
具体实施方式
26.下面将结合示意图对本技术的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本技术实施例的目的。
27.在本技术的描述中，需要理解的是，术语“中心”、“上”、“下”、“左”、“右”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描
述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
28.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
29.下面对本技术实施例提供的一种量子比特芯片作进一步描述说明。
30.本技术量子比特芯片包括：导电盘结构、焊盘结构、多个离子注入层和传输线。参见图1，图1是本技术一示例性实施例提供的一种量子比特芯片的结构示意图。如图1所示，导电盘结构包括多个第一导电盘11和多个第二导电盘12。第一导电盘11和第二导电盘12围成一个内层限位框10。内层限位框10可以是由线段组成的任意形状，通常来说，内层限位框10的边的数量尽量少。本实施例中，内层限位框10是矩形，图1中的导电盘结构包括6个第一导电盘11和21个第二导电盘12。
31.继续参照图1，焊盘结构包括第一焊盘31和第二焊盘32。其中，第一焊盘31与多个第一导电盘11一一对应，第二焊盘32与多个第二导电盘12一一对应。由于图1中导电盘结构包括6个第一导电盘11和21个第二导电盘12，图1中的焊盘结构则包括6个第一焊盘31和21个第二焊盘32。第一焊盘31和第二焊盘32围成一个外层限位框30。外层限位框30可以是由线段组成的任意形状，通常来说，外层限位框30的边的数量尽量少。本实施例中，外层限位框30是矩形，导电盘结构位于矩形外层限位框30内。
32.其中，第一导电盘和第一焊盘设置在多个离子注入层的相对两端，第二导电盘和第二焊盘设置在多个离子注入层的相对两端。离子注入层和第一导电盘或第一焊盘的数量相等。
33.如图1所示，在本实例中，量子比特芯片包括6个离子注入层21、22、23、24、25、26，离子注入层21、22、23、24、25、26位于内层限位框10和外层限位框30之间。离子注入层为多边形结构，离子注入层由一个类锥形(四边形注入区域)和一个矩形(矩形注入区域)组合而成。在图1中，离子注入层21、22、23、24为7边形，离子注入层25、26为8边形。
34.如图1所示，对应的第一导电盘11和第一焊盘31之间以及对应的第二导电盘12和第二焊盘32之间设有传输线50。其中，连接第一导电盘11和第一焊盘31的传输线50跨越离子注入层，连接第二导电盘12和第二焊盘32的传输线50不跨越离子注入层。
35.可选地，相邻的两个离子注入层之间设有走线区域，所述走线区域设有一一对应于传输线50的走线点41，传输线50经过对应的走线点41。
36.请参考图1，对于离子注入层21和离子注入层22围设的走线区域，包括2个第一焊盘31以及11个第二焊盘32。对于离子注入层22和离子注入层23围设的走线区域，包括2个第一焊盘31以及1个第二焊盘32。对于离子注入层23和离子注入层25围设的走线区域，包括4个第二焊盘32。对于离子注入层25和离子注入层25围设的走线区域，包括2个第一焊盘31。对于离子注入层26和离子注入层24围设的走线区域，包括4个第二焊盘32。对于离子注入层24和离子注入层21围设的走线区域，包括2个第一焊盘31以及1个第二焊盘32。上述走线区域内设有对应的走线点41，位于上述走线区域内的传输线50均经过对应的走线点41。
37.其中，走线点的数量与经过走线区域内的走线对应的导电盘的数量或焊盘的数量
一致。请参照图1，离子注入层21和离子注入层22围设的走线区域，第二焊盘32的数量为11，则该走线区域内第一走线点41的数量也为11。离子注入层23和离子注入层25围设的走线区域，第二焊盘32的数量为4，则该走线区域内走线点41的数量也为4。离子注入层26和离子注入层24围设的走线区域，第二焊盘32的数量为4，则该走线区域内走线点41的数量也为4。
38.对于离子注入层21和离子注入层24围设的走线区域，在该走线区域内，第二导电盘12的数量或所述第二焊盘32的数量均为1个，第一导电盘11的数量或第一焊盘31的数量均为2个。因此，在该走线区域内，设置3个走线点41。
39.对于离子注入层22和离子注入层23围设的走线区域，在该走线区域内，第二导电盘12的数量或所述第二焊盘32的数量均为1个，第一导电盘11的数量或第一焊盘31的数量均为2个。因此，在该走线区域内，设置3个走线点41。
40.对于离子注入层25和离子注入层26围设的走线区域，在该走线区域内，第一导电盘11的数量或第一焊盘31的数量均为2个。因此，在该走线区域内，设置2个走线点41。
41.进一步地，同一走线区域内的走线点为第一辅助线的等分点，辅助线的两个端点分别位于相邻的两个离子注入层边缘处。其中，端点位于走线区域中朝向焊盘结构的开口处。由于走线点的数量对应于走线区域内第一导电盘和/或第二导电盘的数量，或者走线点的数量对应于走线区域内第一焊盘和/或第二焊盘的数量，因此，第一辅助线的等分点的数量也对应于走线区域内第一导电盘和/或第二导电盘的数量，或者等分点的数量也对应于走线区域内第一焊盘和/或第二焊盘的数量。
42.图2为图1中确定走线点和跨越点的示意图，如图2所示，对于离子注入层21和离子注入层22围设的走线区域，第一辅助线51的两个端点分别位于离子注入层21的边缘和离子注入层22的边缘上，这两个端点位于该走线区域中朝向第二焊盘32的开口处。可选地，如图2所示，选择离子注入层中矩形注入区域的顶点为端点，该顶点位于该走线区域中朝向焊盘结构的开口处。
43.如图2所示，对于离子注入层21和离子注入层22围设的走线区域，第二导电盘12的数量或第二焊盘32的数量为11，在该走线区域内的第一辅助连线51等分点的数量即为11个，即需要将第一辅助连线51进行12等分，获得11个走线点41。在该走线区域内的传输线50均需要经过这11个走线点41。
44.对于离子注入层21和离子注入层24围设的走线区域，第一焊盘31和第二焊盘32的数量之和为3，在该走线区域内的第一辅助连线51等分点的数量即为3个，也就是需要将第一辅助连线51进行4等分，获得3个走线点41。在该走线区域内的传输线50均需要经过这3个走线点41。
45.如图2所示，对于离子注入层25和离子注入层26围设的走线区域，第一导电盘11的数量或第一焊盘31的数量为2，在该走线区域内的第一辅助连线51等分点的数量即为2个，即需要将第一辅助连线51进行3等分，获得2个走线点41。在该走线区域内的传输线50均需要经过这2个走线点41。
46.所述离子注入层中设有跨越点，所述第一导电盘和所述第一焊盘之间的传输线经过所述跨越点和所述走线点。所述离子注入层包括矩形注入区域和四边形注入区域；所述跨越点设置于所述四边形注入区域；所述跨越点和所述走线点之间的所述传输线不跨越所述矩形注入区域。请参照图2，对于离子注入层21、22、23、24，所述跨越注入区域为向所述导
电盘结构方向突出于所述矩形注入区域的四边形注入区域。如图3所示，离子注入层21包括矩形注入区域abcd和四边形注入区域efgh，矩形注入区域abcd的第一顶点a位于四边形注入区域efgh内。
47.对于离子注入层22和离子注入层23围设的走线区域以及离子注入层21和离子注入层24围设的走线区域，跨越点42设置在离子注入层21、22、23、24中的跨越注入区域(四边形注入区域)。
48.在一实施例中，所述矩形注入区域的第一顶点位于所述四边形注入区域内；所述跨越点为第二辅助线上的点，所述第二辅助线的两个端点分别为所述第一顶点和所述四边形注入区域中远离所述矩形注入区域的边的中点。
49.如图2所示，离子注入层21、22、23、24中的矩形注入区域均有一个顶点位于四边形注入区域内。以离子注入层21为例，请参照图2和图3，离子注入层21中的矩形注入区域211包括顶点a、顶点b、顶点c和顶点d，离子注入层21中的四边形注入区域212包括顶点e、顶点f、顶点g和顶点h。其中，顶点a位于四边形注入区域212内。因此，首先将顶点a作为第一顶点。接着，取离子注入层21中的四边形注入区域212中远离矩形注入区域211边gh的中点j。然后，根据顶点a和中点j，可以确定第二辅助连线52。最后，可以在第二辅助连线52上随意取一点作为跨越点42，只要保证跨越点42和对应的走线点41的连线不会跨越矩形注入区域211即可。
50.在另一实施例中，所述矩形注入区域的一边与所述四边形注入区域的边重合；所述跨越点为第三辅助线上的点，所述第三辅助线的两个端点分别为所述四边形注入区域中重合边的第一中点和所述四边形注入区域中远离所述矩形注入区域的边的第二中点。
51.如图2所示，对于离子注入层25、26，所述跨越注入区域为向所述第一导电盘方向突出于所述矩形注入区域的四边形注入区域。离子注入层25、26的矩形注入区域均有一边与四边形注入区域的边重合。请参照图4，离子注入层26包括矩形注入区域261和四边形注入区域262，矩形注入区域261的边b’c’的一部分与四边形注入区域262的边e’f’重合。首先，确认四边形注入区域262的边e’f’的第一中点k’。然后，确认四边形注入区域262中远离矩形注入区域261的边g’h’的第二中点j’。接着，连接第一中点k’和第二中点j’，即可得到第三辅助连线53。最后，可以在第三辅助连线53上取一点作为跨越点42，只要保证跨越点42和对应的走线点41的连线不会跨越矩形注入区域261即可。
52.更进一步地，所述跨越点和所述走线点之间的传输线为直线，所述跨越点和第一导电盘之间的传输线为直线，所述走线点与所述第一焊盘或所述第二焊盘之间的传输线为直线，所述第二导电盘和所述走线点之间的传输线为直线。
53.与现有技术相比，基于图1所示出的量子比特芯片，导电盘结构中第一导电盘和第二导电盘将电极结构围于内层限位框内，第一导电盘和第二导电盘均在内层限位框上，焊盘结构中第一焊盘和第二焊盘将导电盘结构围于外层限位框内，第一焊盘和第二焊盘均在外层限位框上，便于传输线连接于对应的电极结构和导电盘结构以及对应的导电盘结构和焊盘结构，以及可以解决现有技术中缺乏在量子芯片上合理布设元器件的方案的问题，可以提高量子芯片的可靠性。
54.本技术实施例还提供了一种处理器，所述处理器上述实施例中的量子比特芯片。
55.该处理器可以通过硬件实现也可以通过软件实现。当通过硬件实现时，该处理器
可以是逻辑电路、集成电路等。当通过软件实现时，该处理器可以是一个通用处理器，通过读取存储器中存储的软件代码来实现。
56.应理解，在本技术实施例中的处理器可以是中央处理单元(central processing unit，cpu)，该处理器还可以是其他通用处理器、数字信号处理器(digital signal processor，dsp)、专用集成电路(application specific integrated circuit，asic)、现成可编程门阵列(field programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
57.本技术的实施例还提供了一种量子计算机，所述量子计算机包括上述的处理器。
58.本技术提供的处理器及量子计算机，与量子比特芯片属于同一实用新型构思，因此具有相同的有益效果，在此不再赘述。
59.应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况，其中a,b可以是单数或者复数。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系，但也可能表示的是一种“和/或”的关系，具体可参考前后文进行理解。
60.本技术中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个)，可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。
61.应理解，在本技术的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本技术实施例的实施过程构成任何限定。
62.在本技术所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
63.所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
64.另外，在本技术各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
65.所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本技术各个实施例所述方法的全部或部分步骤。
而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-only memory，rom)、随机存取存储器(random access memory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。
66.以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。