技术特征：
1.一种基于多fanout逻辑的高效率低耦合的设计拆分方法，其特征在于，包括：（1）开始并根据多fanout器件构建模块；（2）分析网表的输入和输出；（3）根据器件层级关系构建模块；（4）根据模块的fanout器件数量合并模块；（5）是否调整模块大小：如无需调整，则直接步骤（6）；如需调整，则调整模块；（6）结束。2.根据权利要求1所述一种基于多fanout逻辑的高效率低耦合的设计拆分方法，其特征在于，所述步骤（1）根据多fanout器件构建模块的具体方法包括：（1-1）开始并遍历网表中的每个器件，获取遍历到的器件；（1-2）判断获取到的器件是否有多个fanout器件：如果该器件只有一个fanout器件，继续遍历网表中的其余器件；如果该器件有多个fanout器件，继续执行步骤（1-3）；（1-3）判断具有多个fanout的器件是否已经被添加到模块中：如果所述器件已被添加到模块中，则获取当前器件所在的模块；如果所述器件未被添加到模块中，则构建一个新模块，并将当前器件添加到构建的新模块中；（1-4）将当前器件的fanout器件添加到当前器件所在的模块中；（1-5）检查是否遍历完网表中的全部器件：如果尚未遍历完成，则继续遍历；如果遍历完毕，则执行步骤（1-6）；（1-6）结束，得到新的网表。3.根据权利要求1所述一种基于多fanout逻辑的高效率低耦合的设计拆分方法，其特征在于，针对步骤（2）分析网表的输入和输出的具体步骤如下：（2-1）遍历网表中的每个器件或模块，获取遍历到的器件或模块；（2-2）判断遍历到的器件或模块是否只有fanin器件：如果只有fanin器件，则标记为输出；如果否，继续执行步骤（2-3）；（2-3）判断遍历到的器件或模块是否只有fanout器件：如果只有fanout器件，则标记为输入并存放起来，留待后续使用；如果否，继续执行步骤（2-4）；（2-4）检查是否遍历完网表中的全部器件：如果尚未遍历完成，则返回步骤（2-1）继续遍历；如果遍历完毕，则执行步骤（2-5）结束；（2-5）结束。4.根据权利要求1所述一种基于多fanout逻辑的高效率低耦合的设计拆分方法，其特征在于，所述步骤（3）根据器件层级关系构建模块的具体方法包括：
1-8）；（5-1-6）将得到的器件移动到a模块中，判断a模块是否大于b模块：如果大于，则将移动到a模块的器件重新移回b模块,执行结束；如果不大于，返回步骤（5-1-3），继续调整当前a模块和b模块的大小；（5-1-7）结束，指定的两个相邻模块调整完成；（5-1-8）所有操作执行完毕后，网表被拆分为目标模块。
技术总结
本发明公开一种基于多fanout逻辑的高效率低耦合的设计拆分方法，属于芯片设计的技术领域，包括（1）开始并根据多fanout器件构建模块；（2）分析网表的输入和输出；（3）根据器件层级关系构建模块；（4）根据模块的fanout器件数量合并模块；（5）是否调整模块大小：如无需调整，则直接步骤（6）；如需调整，则调整模块；（6）结束。本发明基于逻辑网表拆分的耦合关系指标，提出一种线性复杂度、能够高效的通过较低的耦合强度拆分网表的方法，适用于任何由一组器件构成的网表，可以实现高效率的模块拆分，满足模块低耦合度、模块大小均衡等要求。模块大小均衡等要求。模块大小均衡等要求。
技术研发人员：刘奎 毛忠亮 王鸿儒 唐兴达 潘姿仪 孙绍涛 轩辕思思
受保护的技术使用者：山东启芯软件科技有限公司
技术研发日：2023.02.16
技术公布日：2023/3/27