1.一种存储器装置，包括：
2.如权利要求1所述的存储器装置，其中，开关元件被配置为当连接在电源电压与存储器单元的输出端之间时：
3.如权利要求1所述的存储器装置，其中，开关元件被配置为上拉晶体管，上拉晶体管被配置为在栅极端子处接收输入值。
4.如权利要求3所述的存储器装置，其中，第一晶体管和第二晶体管各自是n型金属氧化物半导体nmos晶体管，并且其中
5.如权利要求3所述的存储器装置，其中，所述存储器装置被配置为：从第一操作和第二操作之间选择一个操作并执行选择的操作，
6.如权利要求5所述的存储器装置，其中，所述存储器装置还配置为：基于所述存储器装置的操作频率或泄漏，从第一操作和第二操作之间选择所述一个操作。
7.如权利要求1所述的存储器装置，还包括：
8.如权利要求1所述的存储器装置，还包括：
9.如权利要求1所述的存储器装置，其中，
10.如权利要求9所述的存储器装置，还包括：
11.如权利要求10所述的存储器装置，其中，输入/字线驱动器包括：
12.如权利要求9所述的存储器装置，其中，所述存储器装置还被配置为：激活连接到包括在一个乘法单元中的存储器单元之中的存储对应于目标运算的值的存储器单元的字线，并且将连接到存储器单元之中的除了激活的字线的存储器单元之外的存储器单元的字线去激活。
13.如权利要求9所述的存储器装置，其中，所述存储器装置还被配置为：
14.如权利要求1所述的存储器装置，其中，
15.如权利要求1所述的存储器装置，其中，乘法单元连接到一对本地位线，
16.如权利要求15所述的存储器装置，其中，连接到第一本地位线的第一存储器单元具有与神经网络的权重对应的值，并且
17.如权利要求1所述的存储器装置，还包括：
18.如权利要求17所述的存储器装置，还包括：
19.如权利要求14所述的存储器装置，其中，所述存储器装置还被配置为：当接收到对应于单个位或多个位的最后位的输入信号时，将输入信号的累加器运算结果存储在输出寄存器中。
20.如权利要求1所述的存储器装置，还包括：
21.如权利要求1至20中的任一项所述的存储器装置，其中，所述存储器装置还被配置为：响应于已经过去预设时段或者在每个乘法单元中执行使用另一存储器单元的乘法运算，对上拉晶体管的输出端执行用于预充电的操作。
22.一种操作存储器装置的方法，所述方法包括：
23.一种存储器装置，包括：
24.如权利要求23所述的存储器装置，其中，对应于二进制乘法结果的逻辑值是与非结果。
25.如权利要求23所述的存储器装置，其中，上拉晶体管是p型金属氧化物半导体pmos晶体管，并且
26.如权利要求23所述的存储器装置，其中，二进制乘法结果每个时钟周期被输出。
27.如权利要求23所述的存储器装置，其中，二进制乘法结果仅每两个时钟周期被输出。
28.如权利要求23所述的存储器装置，其中，单元晶体管是第一单元晶体管，并且
29.如权利要求23所述的存储器装置，其中，输出线是第一输出线，并且所述存储器装置还包括第二输出线。
30.如权利要求29所述的存储器装置，其中，单元晶体管是第一单元晶体管，并且存储器单元还包括第二单元晶体管，第二单元晶体管具有栅极并连接到所述一对反相器的另一端和第二输出线。
31.如权利要求30所述的存储器装置，其中，上拉晶体管是第一上拉晶体管，并且其中，所述存储器装置还包括连接到第二输出线的第二上拉晶体管。
32.如权利要求31所述的存储器装置，其中，存储器单元是连接到第一输出线和第二输出线的多个存储器单元中的一个。
33.如权利要求23所述的存储器装置，其中，存储器单元是连接到输出线的多个存储器单元中的一个。