一种FPGA芯片的制作方法

本技术涉及集成电路，尤其涉及一种fpga芯片。

背景技术：

1、fpga即现场可编程门阵列，它是在可编程阵列逻辑(programming array logic，pal)、通用阵列逻辑(generic array logic，gal)、复杂可编程逻辑器件(complexprogrammable logic device，cpld)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。fpga中可以选择自己搭建存储模块，也可以选择带有内部存储块的fpga。fpga芯片可以包括逻辑资源以及绕线资源(也称为布线资源，routingresources)，且两者之间电连接，可以进行数据交互。更具体的，在赛灵思的fpga芯片中，逻辑资源被称为可编程逻辑功能块(configurable logic blocks，clb)。

2、ip模块是一种预先设计好的甚至已经过验证的具有某种确定功能的集成电路、器件或部件，供芯片设计人员集成选用。为了能够更高效地实现某种特定功能，例如视频编码解码功能，数据流压缩以及解压缩功能，或者协议转换功能，通常会采用将相应的专用ip模块集成在fpga芯片中。各ip模块可以与相应的绕线资源电连接，从而可以使得逻辑资源能够与ip模块进行数据交互。但是，采用这种设计方式，ip模块在与逻辑资源进行数据交互时，很容易出现布线拥塞的问题，尤其当需要与ip模块进行数据交互的逻辑资源较多时，这一问题将更加严重。举例而言，第一ip模块与第一绕线资源通过第一连接线电连接，这样一来，逻辑资源在与第一ip模块进行数据交互时，必须通过第一连接线，相当于第一连接线被锁定。布线时必须与第一连接线相连接，这就对布线产生了比较严格的限制，很容易产生布线拥塞的问题。

3、因此，目前亟待解决fpga芯片中的布线拥塞这一技术问题。

技术实现思路

1、为了解决上述的问题，本技术的实施例中提供了一种fpga芯片。所述fpga芯片包括绕线资源、逻辑资源以及ip模块，所述fpga芯片还包括第一连接模块组，所述第一连接模块组包括多个连接模块；所述第一连接模块组中的各连接模块分别位于不同的绕线资源和ip模块之间，且各连接模块分别与其相邻的绕线资源以及其相邻的ip模块电连接；除所述第一连接模块组中的第一个连接模块以及最后一个连接模块之外的各连接模块分别与其两侧相邻的连接模块电连接；各连接模块分别用于从与其电连接的绕线资源、ip模块以及下级连接模块接收数据，以及向与其电连接的绕线资源、ip模块以及上级连接模块发送数据。

2、在逻辑资源向ip模块发送数据时，本技术中的第一连接模块组中的第一连接模块(第一连接模块为第一连接模块组中的任一连接模块)的下级连接模块可以从绕线资源接收数据，并将数据向第一连接模块发送，第一连接模块可以接收数据，并将数据向与其电连接的ip模块发送。这样一来，在数据传输过程中，除了选择通过第一连接模块与绕线资源的第一连接线传输数据之外，还可以选择通过第一连接模块的下级连接模块与绕线资源的第二连接线传输数据。这样一来，在布线时，既可以选择与第一连接线进行连接，还可以选择与第二连接线进行连接，为布线提供了更多连接线的选择，因此解除了对第一连接线的锁定，降低了对布线方向的限制，因此可以解决布线拥塞的问题。

3、在逻辑资源从ip模块接收数据时，第一连接模块可以从ip模块接收数据，并将数据向第一连接模块的上级连接模块发送，该上级连接模块可以接收数据，并将数据向与其电连接的绕线资源发送。这样一来，在数据传输过程中，除了选择通过第一连接模块与绕线资源的第一连接线传输数据之外，还可以选择通过第一连接模块的上级连接模块与绕线资源的第三连接线传输数据。这样在布线时，既可以选择与第一连接线进行连接，还可以选择与第三连接线进行连接，为布线提供了更多连接线的选择，因此解除了对第一连接线的锁定，降低了对布线方向的限制，因此可以解决布线拥塞的问题。

4、在一种实施方式中，所述各连接模块上均设置有输入端口，所述输入端口包括第一输入端口、第二输入端口以及第三输入端口；其中，所述第一输入端口，用于从与其电连接的绕线资源接收第一数据；所述第二输入端口，用于从与其电连接的ip模块接收第二数据；所述第三输入端口，用于从与其电连接的下级连接模块接收第三数据；所述各连接模块上均设置有输出端口，所述输出端口包括第一输出端口、第二输出端口以及第三输出端口；其中，所述第一输出端口，用于向与其电连接的绕线资源发送第四数据；所述第二输出端口，用于向与其电连接的ip模块发送第五数据；所述第三输出端口，用于向与其电连接的上级连接模块发送第六数据。

5、在该实施方式中，每一连接模块都可以从其下级连接模块接收数据，并向其上级连接模块发送数据。同时，连接模块可以与ip模块进行数据交互，还可以与其电连接的绕线资源进行数据交互。

6、在一种实施方式中，所述各连接模块上均设置有数据选通控制端口，用于接收选通信号，并根据所述选通信号，控制所述输入端口的选通以及所述输出端口的选通。

7、在该实施方式中，由于各连接模块具有三个输入端口，三个输出端口，为了实现传输数据的不同需求，可以在连接模块上设置数据选通控制接口，从而可以根据选通控制接口接收到的选通信号，控制选通的为哪个输入端口以及哪个(或者哪几个)输出端口。

8、在一种实施方式中，所述第一连接模块组中的第一个连接模块与最后一个连接模块电连接。

9、在该实施方式中，在将第一连接模块组中的第一个连接模块与最后一个连接模块电连接之后，第一连接模块组中的各连接模块即可形成环形结构，数据即可在该环形结构中进行串行传输，从而可以使得数据可以从第一模块组中的某一连接模块传输至其他任一连接模块，拓展了数据传输的范围，使得布线方式的选择更加灵活。

10、在一种实施方式中，所述fpga芯片还包括第二连接模块组，所述第二连接模块组包括多个连接模块；所述第二连接模块组中的各连接模块分别位于不同的绕线资源和ip模块之间，且各连接模块分别与其相邻的绕线资源以及其相邻的ip模块电连接；除所述第二连接模块组中的第一个连接模块以及最后一个连接模块之外的各连接模块分别与其两侧相邻的连接模块电连接；各连接模块分别用于从与其电连接的绕线资源、ip模块以及下级连接模块接收数据，以及向与其电连接的绕线资源、ip模块以及上级连接模块发送数据。

11、在该实施方式中，fpga芯片中的绕线资源的周围分别布置有第一连接模块组和第二模块组，数据可以分别在第一连接模块组和第二连接模块组中进行传输，从而增加了绕线资源周围的连接模块的数量，拓展了数据传输的范围，从而使得布线方式的选择更加灵活。

12、在一种实施方式中，所述ip模块采用并行总线传输数据，第一连接模块组的数量与并行数据总线的位数相等。

13、在该实施方式中，并行总线中的每一位可以与一个第一连接模块组相连接，每一位数据可以通过一个第一连接模块组中进行传输，并行总线中的所有位数据(例如32位)可以通过多个(32个)第一连接模块组进行同步传输。