芯片版图结构及芯片的制作方法

本技术涉及芯片，尤其涉及一种芯片版图结构及芯片。

背景技术：

1、高性能运算芯片通常包括大量的运算核，运算核用于对任务进行运算并输出运算结果。相关技术中，为了版图设计方便，运算核的版图结构通常为矩形。但是，有些运算核包括两级逻辑单元，其中第一级逻辑单元的电路结构小于第二级逻辑单元，为了规范还会将整体的版图结构设计为矩形，这样将耗费不必要的芯片布图面积，从而导致芯片的有效利用率较低，影响芯片的性能。

技术实现思路

1、本技术实施例提供一种芯片版图结构及芯片，以解决或缓解现有技术中的一项或更多项技术问题。

2、作为本技术实施例的一个方面，本技术实施例提供一种芯片版图结构，包括：第一级逻辑单元版图区；第二级逻辑单元版图区，位于第一级逻辑单元版图区在第一方向上的一侧；第二级逻辑单元版图区在第二方向上的尺寸与第一级逻辑单元版图区在第二方向上的尺寸不相等；其中，第一方向与第二方向同处于一平面且相互垂直。

3、在一种实施方式中，多个芯片版图结构在第二方向上排布构成排布版图区。

4、在一种实施方式中，相邻的两个芯片版图结构在第二方向上贴靠设置。

5、在一种实施方式中，相邻的两个芯片版图结构的第一级逻辑单元版图区和第二级逻辑单元版图区在第一方向上排布顺序相反。

6、在一种实施方式中，排布版图区与第一方向垂直的两侧边至少有一侧边为直线。

7、在一种实施方式中，排布版图区与第一方向垂直的两侧边均为直线。

8、在一种实施方式中，排布版图区与第二方向垂直的两侧边至少有一侧边为非直线。

9、在一种实施方式中，排布版图区与第二方向垂直的两侧边均为非直线。

10、在一种实施方式中，排布版图区与第二方向垂直的两侧边至少有一侧边具有凹槽区。

11、在一种实施方式中，排布版图区与第二方向垂直的两侧边均具有凹槽区。

12、在一种实施方式中，在第二方向上，尺寸较小的逻辑单元版图区与第二方向平行的两侧边，对应不超过尺寸较大的逻辑单元版图区与第二方向平行的两侧边。

13、在一种实施方式中，第一级逻辑单元版图区与第二方向垂直的两侧边对应与第二级逻辑单元版图区与第二方向垂直的的两侧边均不共线，或，其中一侧边共线。

14、在一种实施方式中，在第一方向上，第一级逻辑单元版图区的中心线与第二级逻辑单元版图区的中心线共线。

15、在一种实施方式中，第一级逻辑单元版图区在第一方向上的尺寸与第二级逻辑单元版图区在第一方向上的尺寸相等。

16、在一种实施方式中，第一级逻辑单元版图区在第二方向上的尺寸小于第二级逻辑单元版图区在第二方向上的尺寸。

17、在一种实施方式中，第一级逻辑单元版图区和第二级逻辑单元版图区均为矩形。

18、在一种实施方式中，第一级逻辑单元版图区的矩形与第二方向垂直的两侧边的长度，大于与第一方向垂直的两侧边的长度。

19、在一种实施方式中，第二级逻辑单元版图区的矩形与第二方向垂直的两侧边的长度，大于与第一方向垂直的两侧边的长度。

20、在一种实施方式中，第一级逻辑单元版图区的矩形与第二方向垂直的两侧边的长度，等于第二级逻辑单元版图区的矩形与第二方向垂直的两侧边的长度。

21、在一种实施方式中，第一级逻辑单元版图区的矩形与第一方向垂直的两侧边的长度，小于第二级逻辑单元版图区的矩形与第一方向垂直的两侧边的长度。

22、在一种实施方式中，第一级逻辑单元版图区的矩形在第一方向上的中线与第二级逻辑单元版图区的矩形在第一方向上的中线共线。

23、在一种实施方式中，第一级逻辑单元版图区的矩形与第二方向垂直的其中一侧边与第二级逻辑单元版图区的矩形与第二方向垂直的其中一侧边共线。

24、在一种实施方式中，第一级逻辑单元版图区与第二方向垂直的两侧边分别为第一边缘和第二边缘，第二级逻辑单元版图区与第二方向垂直的两侧边分别为第三边缘和第四边缘，第三边缘与第一边缘同侧设置。

25、在一种实施方式中，第一边缘与第三边缘在第一方向上不共线，和/或，第二边缘与第四边缘在第一方向上不共线。

26、在一种实施方式中，第一边缘与第三边缘之间的距离等于第二边缘与第四边缘之间的距离。

27、在一种实施方式中，第一边缘与第三边缘在第一方向上共线，或者，第二边缘与第四边缘在第一方向上共线。

28、在一种实施方式中，第一级逻辑单元版图区和第二级逻辑单元版图区均包括至少两个不同功能的数据处理单元。

29、在一种实施方式中，数据处理单元包括扩展单元和压缩单元。

30、在一种实施方式中，扩展单元用于对消息执行扩展操作以生成消息表；压缩单元与扩展单元电连接，用于对消息表执行压缩操作。

31、在一种实施方式中，以第一级逻辑单元版图区与第二级逻辑单元版图区之间的交接线为中心轴，第一级逻辑单元版图区的数据处理单元和第二级逻辑单元版图区的数据处理单元为非对称设置。

32、在一种实施方式中，第一级逻辑单元版图区的数据处理单元数量与第二级逻辑单元版图区的数据处理单元数量不相等。

33、在一种实施方式中，第一级逻辑单元版图区的数据处理单元数量小于第二级逻辑单元版图区的数据处理单元数量。

34、在一种实施方式中，在第一级逻辑单元版图区中，压缩单元的数量大于扩展单元的数量。

35、在一种实施方式中，在第一级逻辑单元版图区中，扩展单元和压缩单元在第二方向上顺次排布。

36、在一种实施方式中，在第一级逻辑单元版图区中，多个压缩单元共用一个扩展单元。

37、在一种实施方式中，在第一级逻辑单元版图区中，压缩单元的数量为偶数。

38、在一种实施方式中，在第一级逻辑单元版图区中，扩展单元的数量为一个。

39、在一种实施方式中，在第一级逻辑单元版图区中，在第二方向上扩展单元两侧的压缩单元的数量相等。

40、在一种实施方式中，在第一级逻辑单元版图区中，压缩单元的数量为4个。

41、在一种实施方式中，在第一方向上，扩展单元的中心线与第一级逻辑单元版图区的中心线共线。

42、在一种实施方式中，在第二级逻辑单元版图区中，压缩单元的数量等于扩展单元的数量。

43、在一种实施方式中，在第二级逻辑单元版图区中，扩展单元和压缩单元在第二方向上顺次排布。

44、在一种实施方式中，在第二级逻辑单元版图区中，单个扩展单元和单个压缩单元构成扩展压缩单元，扩展压缩单元第二方向上顺次排布。

45、在一种实施方式中，在第二级逻辑单元版图区中，相邻两个扩展压缩单元的扩展单元和压缩单元在第二方向上排布顺序相反。

46、在一种实施方式中，扩展压缩单元的数量为偶数。

47、在一种实施方式中，第二级逻辑单元版图区在第一方向上的中线两侧均为扩展单元。

48、在一种实施方式中，扩展压缩单元的数量为4个。

49、在一种实施方式中，第一级逻辑单元版图区中扩展单元和压缩单元的总数量小于第二级逻辑单元版图区中扩展单元和压缩单元的总数量。

50、在一种实施方式中，第二级逻辑单元版图区中单个扩展单元和单个压缩单元构成扩展压缩单元，扩展压缩单元第二方向上顺次排布；第一级逻辑单元版图区中扩展单元设置有单个，在第二方向上压缩单元设置于扩展单元的两侧。

51、在一种实施方式中，第一级逻辑单元版图区中压缩单元的数量与第二级逻辑单元版图区中扩展压缩单元的数量相同且为偶数。

52、在一种实施方式中，第一级逻辑单元版图区中的压缩单元对应与第二级逻辑单元版图区中的压缩单元贴靠设置。

53、在一种实施方式中，在第一方向上，第一级逻辑单元版图区中扩展单元的中心线与第二级逻辑单元版图区的中心线共线。

54、在一种实施方式中，第一级逻辑单元版图区中最外侧的压缩单元与第二方向垂直的其中一侧边与第二级逻辑单元版图区中最外侧的扩展压缩单元与第二方向垂直的其中一侧边共线。

55、在一种实施方式中，第一级逻辑单元版图区和第二级逻辑单元版图区用于执行哈希运算。

56、在一种实施方式中，哈希运算为sha-256运算。

57、在一种实施方式中，第一级逻辑单元版图区用于执行第一级sha-256运算，第二级逻辑单元版图区用于执行第二级sha-256运算。

58、在一种实施方式中，第一级sha-256运算包括多个第一级压缩运算和单个第一级扩展运算，多个第一级压缩运算共用第一级扩展运算的数据。

59、在一种实施方式中，第二级sha-256运算包括多个第二级压缩运算和对应的多个第二级扩展运算。

60、在一种实施方式中，第一级sha-256运算的运算总数量小于第二级sha-256运算的运算总数量。

61、在一种实施方式中，第一级逻辑单元版图区和第二级逻辑单元版图区在第一方向上构成非矩形版图区。

62、在一种实施方式中，第一级逻辑单元版图区和第二级逻辑单元版图区在第一方向上构成l型版图区。

63、在一种实施方式中，第一级逻辑单元版图区和第二级逻辑单元版图区在第一方向上构成t型版图区。

64、在一种实施方式中，芯片版图结构还包括：时钟信号单元，时钟信号单元在第一级逻辑单元版图区和第二级逻辑单元版图区中进行时钟信号传输。

65、在一种实施方式中，时钟信号单元包括在第一级逻辑单元版图区中的第一部分和在第二级逻辑单元版图区中的第二部分，第一部分和第二部分电连接。

66、在一种实施方式中，在第一方向上，第一部分的中心线与第一级逻辑单元版图区的中心线共线，第二部分的中心线与第二级逻辑单元版图区的中心线共线。

67、在一种实施方式中，在第一方向上，第一部分的中心线和第二部分的中心线共线。

68、在一种实施方式中，在第一方向上，第一部分的中心线和第二部分的中心线非共线。

69、在一种实施方式中，第一方向为第一级逻辑单元版图区和第二级逻辑单元版图区的长度方向，第二方向为第一级逻辑单元版图区和第二级逻辑单元版图区的宽度方向。

70、在一种实施方式中，第一方向为横向，第二方向为纵向。

71、作为本技术实施例的另一个方面，本技术实施例提供一种芯片，包括上述任一实施方式的芯片版图结构。

72、本技术实施例采用上述技术方案可以节省芯片版图结构的整体占用空间，提升芯片的有效利用率，进而改善芯片的性能。

73、上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本技术进一步的方面、实施方式和特征将会是容易明白的。