芯片设计优化方法、装置、电子设备及存储介质与流程

本发明涉及芯片，具体而言，涉及一种芯片设计优化方法、装置、电子设备及存储介质。

背景技术：

1、数字电路的半定制物理设计是在将完成功能描述的电路转换为门级网表后，将门级网表转换为最低级别的物理布局的过程，物理布局旨在将门级网表中的标准单元摆放在规定区域内，并用金属完成互连，然后进行时序优化。

2、在时序优化过程，会对互连金属层以及互连轨迹进行调整，由于库单元的输入输出管脚所在的金属层一般都是最底层或者次底层，但是高层金属具有电阻小、单元距离延时小的特点，若需要实现小延时，需要定制专门的特定单元以驱动高层金属。

3、但是，定制单元需要投入较大的人力和制造成本，且需要进行长时间的校准。

技术实现思路

1、本发明的目的在于，针对上述现有技术中的不足，提供一种芯片设计优化方法、装置、电子设备及存储介质，以便基于对库单元的修改实现小延时，且不会增加大量的成本。

2、为实现上述目的，本技术实施例采用的技术方案如下：

3、第一方面，本技术实施例提供了一种芯片设计优化方法，所述方法包括：

4、获取门级网表和工艺物理信息文件，所述门级网表包括：一个库单元，所述工艺物理信息文件包括：所述库单元的物理信息文件；

5、根据所述门级网表和所述工艺物理信息文件，对所述库单元优化设计，获取优化后的库单元，其中，优化内容包括：所述库单元的布局信息、管脚连接信息、电源布局信息。

6、可选的，所述根据所述门级网表和所述工艺物理信息文件，对所述库单元优化设计，获取优化后的库单元，包括：

7、根据所述门级网表和所述工艺物理信息文件，构建所述库单元对应的物理版图；

8、根据所述物理版图进行调整，扩大所述库单元所在区域、并将所述库单元置于所述区域的中心，其中，所述区域中除所述库单元以外的位置用于摆放其他逻辑单元；

9、将所述库单元的输入输出管脚引出到次高层金属，确定所述库单元的管脚连接信息；

10、在所述区域中插入电容单元，所述电容单元位于所述库单元的外围；

11、对所述库单元进行电源规划，生成所述库单元的电源布局信息；

12、在所述库单元的输出管脚处插入二极管；

13、在所述区域的空隙处插入填充单元。

14、可选的，所述根据所述物理版图进行调整，扩大所述库单元所在区域、并将所述库单元置于所述区域的中心，包括：

15、根据所述库单元的尺寸信息，横向扩大所述库单元所在区域的宽度、纵向扩大所述库单元所在区域的高度，并将所述库单元置于扩大后所述区域的中心。

16、可选的，所述将所述库单元的输入输出管脚引出到次高层，确定所述库单元的管脚连接信息，包括：

17、根据所述门级网表中预设的输入输出管脚，采用所述物理版图的次高层金属进行布放，将所述库单元的输入输出管脚与所述门级网表中预设的输入输出管脚通过金属叠孔形式互连拉出，引出到所述次高层，确定所述库单元的管脚连接信息。

18、可选的，所述根据所述门级网表中预设的输入输出管脚，采用所述物理版图的次高层金属进行布放，将所述库单元的输入输出管脚与所述门级网表中预设的输入输出管脚通过金属叠孔形式互连拉出，引出到所述次高层，包括：

19、根据所述门级网表中预设的输入输出管脚和所述库单元的输入输出管脚的金属尺寸，采用所述次高层金属进行布放，将所述库单元的输入输出管脚与所述门级网表中预设的输入输出管脚通过多排金属叠孔形式互连拉出，引出到所述次高层，以使所述库单元的输入输出管脚的金属尺寸与最高层的金属宽度差距小于预设值。

20、可选的，所述根据所述门级网表和工艺物理信息文件，对所述库单元优化设计，获取优化后的库单元之后，还包括：

21、运行验证程序，对所述优化后的库单元进行设计验证，获取验证结果，其中，验证内容包括下述至少一项：设计规则、电压降、电迁移、天线效应。

22、可选的，所述根据所述门级网表和工艺物理信息文件，对所述库单元优化设计，获取优化后的库单元之后，还包括：

23、根据所述优化后的库单元，抽取特征信息，所述特征信息包括不同类型的多个应用文件；所述应用文件包括下述至少一项：

24、基础特性文件，包括：所述库单元的管脚连接信息；

25、布局文件，包括：所述库单元的布局信息；

26、版图文件，包括：所述库单元的物理版图信息；

27、网表文件，包括：所述库单元的连接关系信息。

28、可选的，还包括：

29、在芯片设计过程中，调用所述应用文件；

30、将所述应用文件中所述基础特性文件的文件名修改为所述库单元的名称，并运行所述基础特性文件设计芯片；

31、读取所述库单元的时序信息；

32、根据所述应用文件中所述布局文件，抽取寄生参数；

33、根据所述库单元的时序信息、所述寄生参数、以及所述芯片的网表文件，进行时序分析，获取静态时序分析结果；

34、根据所述静态时序分析结果，优化获取芯片设计结果。

35、第二方面，本技术实施例还提供一种芯片设计优化装置，所述装置包括：

36、获取模块，用于获取门级网表和工艺物理信息文件，所述门级网表包括：一个库单元，所述工艺物理信息文件包括：所述库单元的物理信息文件；

37、设计优化模块，用于根据所述门级网表和所述工艺物理信息文件，对所述库单元优化设计，获取优化后的库单元，其中，优化内容包括：所述库单元的布局信息、管脚连接信息、电源布局信息。

38、可选的，所述设计优化模块，包括：

39、版图构建单元，用于根据所述门级网表和所述工艺物理信息文件，构建所述库单元对应的物理版图；

40、版图区域确定单元，用于根据所述物理版图进行调整，扩大所述库单元所在区域、并将所述库单元置于所述区域的中心，其中，所述区域中除所述库单元以外的位置用于摆放其他逻辑单元；

41、管脚连接单元，用于将所述库单元的输入输出管脚引出到次高层金属，确定所述库单元的管脚连接信息；

42、电容插入单元，用于在所述区域中插入电容单元，所述电容单元位于所述库单元的外围；

43、电源规划单元，用于对所述库单元进行电源规划，生成所述库单元的电源布局信息；

44、二极管插入单元，用于在所述库单元的输出管脚处插入二极管；

45、填充插入单元，用于在所述区域的空隙处插入填充单元。

46、可选的，所述版图区域确定单元，具体用于根据所述库单元的尺寸信息，横向扩大所述库单元所在区域的宽度、纵向扩大所述库单元所在区域的高度，并将所述库单元置于扩大后所述区域的中心。

47、可选的，所述管脚连接单元，具体用于根据所述门级网表中预设的输入输出管脚，采用所述物理版图的次高层金属进行布放，将所述库单元的输入输出管脚与所述门级网表中预设的输入输出管脚通过金属叠孔形式互连拉出，引出到所述次高层，确定所述库单元的管脚连接信息。

48、可选的，所述管脚连接单元，具体用于根据所述门级网表中预设的输入输出管脚和所述库单元的输入输出管脚的金属尺寸，采用所述次高层金属进行布放，将所述库单元的输入输出管脚与所述门级网表中预设的输入输出管脚通过多排金属叠孔形式互连拉出，引出到所述次高层，以使所述库单元的输入输出管脚的金属尺寸与最高层的金属宽度差距小于预设值。

49、可选的，所述设计优化模块之后，还包括：

50、验证模块，用于运行验证程序，对所述优化后的库单元进行设计验证，获取验证结果，其中，验证内容包括下述至少一项：设计规则、电压降、电迁移、天线效应。

51、可选的，所述设计优化模块之后，还包括：

52、特征抽取模块，用于根据所述优化后的库单元，抽取特征信息，所述特征信息包括不同类型的多个应用文件；所述应用文件包括下述至少一项：

53、基础特性文件，包括：所述库单元的管脚连接信息；

54、布局文件，包括：所述库单元的布局信息；

55、版图文件，包括：所述库单元的物理版图信息；

56、网表文件，包括：所述库单元的连接关系信息。

57、可选的，还包括：

58、文件调用模块，用于在芯片设计过程中，调用所述应用文件；

59、芯片设计模块，用于将所述应用文件中所述基础特性文件的文件名修改为所述库单元的名称，并运行所述基础特性文件设计芯片；

60、时序获取模块，用于读取所述库单元的时序信息；

61、参数抽取模块，用于根据所述应用文件中所述布局文件，抽取寄生参数；

62、时序分析模块，用于根据所述库单元的时序信息、所述寄生参数、以及所述芯片的网表文件，进行时序分析，获取静态时序分析结果；

63、时序优化模块，用于根据所述静态时序分析结果，优化获取芯片设计结果。

64、第三方面，本技术实施例还提供一种电子设备，包括：处理器、存储介质和总线，所述存储介质存储有所述处理器可执行的程序指令，当电子设备运行时，所述处理器与所述存储介质之间通过总线通信，所述处理器执行所述程序指令，以执行如第一方面任一所述的芯片设计优化方法的步骤。

65、第四方面，本技术实施例还提供一种计算机可读存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器运行时执行如第一方面任一所述的芯片设计优化方法的步骤。

66、本技术的有益效果是：

67、本技术提供的芯片设计优化方法、装置、电子设备及存储介质，通过优化库单元的布局信息和管脚连接信息，使得库单元可以通过驱动高层金属层实现长距离小延时，且通过优化电源布局信息，可以保证在实现长距离小延时的情况下，不会出现静态电压降的问题，相比于定制单元，可以有效节省时间成本、人力成本和制造成本。