1.一种实现物理光学法的硬件加速器架构，其特征在于，设置于fpga上，用于计算雷达目标的雷达散射面，包括：
2.根据权利要求1所述的实现物理光学法的硬件加速器架构，其特征在于，所述fpga连接外部pc，在所述fpga与外部pc之间通过万兆光模块进行数据传递，包括：
3.根据权利要求1所述的实现物理光学法的硬件加速器架构，其特征在于，所述遮挡判断模块(200)通过判断所述若干个三角面元能否被入射波照亮来进行遮挡判断，将所述被照亮的三角面元存入所述照亮面元fifo(300)中，并丢弃未被照亮的三角面元。
4.根据权利要求2所述的实现物理光学法的硬件加速器架构，其特征在于，所述参数计算模块(600)获取程序计算入口参数，并根据所述程序计算入口参数计算得到所述计算参数。
5.根据权利要求1所述的实现物理光学法的硬件加速器架构，其特征在于，所述反射系数计算模块(400)和所述高斯积分计算模块(500)均有若干个，若干个所述反射系数计算模块(400)和若干个所述高斯积分计算模块(500)并行计算。
6.一种实现物理光学法的硬件加速器架构的实现方法，其特征在于，包括：
7.根据权利要求6所述的实现物理光学法的硬件加速器架构的实现方法，其特征在于，所述s2包括：
8.根据权利要求6所述的实现物理光学法的硬件加速器架构的实现方法，其特征在于，当所述照亮面元fifo中存储的所述被照亮的三角面元的数量小于或等于两个时，重复执行s2～s3后执行s4。
9.根据权利要求6所述的实现物理光学法的硬件加速器架构的实现方法，其特征在于，所述反射系数计算模块与高斯积分计算模块的计算同时开始。
10.根据权利要求6所述的实现物理光学法的硬件加速器架构的实现方法，其特征在于，所述雷达目标的雷达散射面值通过32位单精度浮点数表示。