数据缓存器、数据缓存方法和数据同步系统与流程

文档序号:39917426发布日期:2024-11-08 20:09阅读:来源:国知局

技术特征:

1.一种数据缓存器,其特征在于,所述数据缓存器包括:

2.根据权利要求1所述的数据缓存器,其特征在于,所述存储模块还包括非空状态和非将空状态,所述读时钟域模块包括将空控制模式和正常控制模式;

3.根据权利要求2所述的数据缓存器,其特征在于,所述读时钟域模块包括:

4.根据权利要求3所述的数据缓存器,其特征在于,所述读时钟域模块还包括:

5.根据权利要求4所述的数据缓存器,其特征在于,所述读使能产生单元包括:

6.根据权利要求3所述的数据缓存器,其特征在于,所述写时钟域模块包括:

7.根据权利要求6所述的数据缓存器,其特征在于,所述写时钟域模块还包括:第一编码单元,所述第一编码单元的输入端与所述写地址产生单元的第一输出端相连,所述第一编码单元的输出端与所述写地址同步单元相连,用于将所述当前数据写入地址转换成格雷码后输出到所述写地址同步单元;

8.一种数据缓存方法,其特征在于,应用于权利要求1-7任一项所述的数据缓存器,所述数据缓存方法包括:

9.根据权利要求8所述的数据缓存方法,其特征在于,应用于权利要求5所述的数据缓存器,在所述存储模块处于将空状态时,读时钟域模块在等待预设时长后生成数据读出地址,包括:

10.一种数据同步系统,其特征在于,所述数据同步系统包括:


技术总结
本申请属于数据缓存技术领域,具体涉及一种数据缓存器、数据缓存方法和数据同步系统,该数据缓存器包括存储模块、写时钟域模块和读时钟域模块;所述写时钟域模块用于在外部输入的写使能信号且所述存储模块处于非满状态时生成数据写入地址;存储模块的用于在写时钟域下将接收到的数据信号写入所述数据写入地址对应的存储空间,还用于在读时钟域下从所述数据读出地址对应的存储空间中读出数据信号;本申请中的读时钟域模块在检测出存储模块处于将空状态时,等待存储模块处于非将空状态或者等待固定时长后再发送数据读出地址到存储模块,使得存储模块中存储一定数据量后再进行读操作,从而保证了读出数据的连续性和同步性。

技术研发人员:张林生
受保护的技术使用者:牛芯半导体(深圳)有限公司
技术研发日:
技术公布日:2024/11/7
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1