一种基于阵列结构的可重构容错方法
【技术领域】
[0001] 本发明涉及一种基于阵列结构的可重构容错方法，属于智能容错系统领域。
【背景技术】
[0002] 随着空间技术的快速发展，航天器电子系统功能越来越复杂，作为航天器平台最 关键的组成部分之一，其性能和可靠性直接影响着整个型号任务的成败。例如，我国探月三 期、载人航天等型号任务中，面临的空间环境更加复杂，需要更加轻小型化。采用智能重构 方法能够实现航天器电子系统的自主修复和自适应环境，并能够有效提高航天器的可靠性 和在轨寿命，降低系统的冗余度，使控制系统达到更高的集成度。
[0003] 针对上述需求，传统的容错方法有两类，一类是电子系统级别的容错，有双机冷热 备份结构、三机冗余结构以及四机结构等；另一类是器件级别的容错，有静态冗余方法和动 态重配置方法。在器件级别的容错技术中，静态冗余多采用三模冗余设计；动态重配置多是 基于SRAM型FPGA实现，目前主要有动态刷新（scrubbing)、全局重配置和局部重配置等方 法。本专利属于器件级别的容错技术，适用于一种相对独立功能硬件的容错设计。本专利 与传统方法相比较，引入了智能算法，具有自修复、自学习和自适应特性；把功能模块组织 成阵列结构，是模块级别的冗余备份，具有与具体器件无关的特性；由于采用模块阵列，当 其中某个模块故障时，其他任何模块原则上可以进行替换，因此整个结构冗余度可以远小 于备份结构的50 %冗余度。
【发明内容】
[0004] 本发明解决的技术问题是：在现有技术基础上增加智能策略，提供了一种基于阵 列结构的可重构容错方法，使得容错基于自学习、自适应的特点，并解决了实时在线容错的 电路规模问题和实时性问题。
[0005] 本发明的技术方案是：一种基于阵列结构的可重构容错方法，步骤如下：
[0006] 1)采用硬件描述语言生成一个基于阵列结构的可重构模型，包括NXN节点阵列 结构和节点间互联关系，以及与节点连接的功能模块；
[0007] 11)采用硬件描述语言生成NXN阵列结构中的节点；每个节点包含两类功能：一 是中心数据交换功能，完成数据帧接收，并根据目的地址决定数据转发的端口；二是数据端 口功能，与其他节点或功能模块进行接口，作为数据收发的接口；每个节点包含两类连接关 系：一类是与其他相邻节点相连；另一类是与功能模块相连；
[0008] 12)采用硬件描述语言生成功能模块；
[0009] 13)采用硬件描述语言生成节点间的互联关系，用并行数据总线的方式实现节点 间互联，每个节点与所有相邻节点都有连接关系；
[0010] 14)采用硬件描述语言生成节点和功能模块间的连接关系；
[0011] 15)最终形成NXN个节点互联且节点与功能模块互联的可重构阵列模型；
[0012] 2)以FPGA为载体生成可重构阵列模型的硬件电路，该电路能够通过I/O接口被处 理器访问和操作；
[0013] 21)在可重构阵列模型中任意选取一个节点，并将该节点的数据端口作为与处理 器接口相连的I/O接口；
[0014] 22)将步骤1)生成的可重构阵列模型转化为位流文件，并下载到FPGA中，生成硬 件电路；
[0015] 3)构建可重构阵列模型中NXN个节点之间的通信协议；
[0016] 31)可重构阵列模型中每个节点接收数据以序列为单位，序列按照地址控制帧、数 据帧和结束控制帧的顺序组成；地址控制帧表示节点转发一个序列的地址顺序，由多个地 址组成；结束控制帧表示一个序列结束；数据帧用于保存实际数据；当可重构阵列模型中 一个节点接收到一个序列后，判断如果第一个帧是地址控制帧，则将该地址控制帧中第一 个地址丢弃，其余地址重新组成新的地址控制帧，并与原数据帧和结束控制帧组成新序列， 按照第一个地址向相应端口转发新序列；如果第一个帧是数据帧，则向本节点与功能模块 相连的端口转发数据帧；
[0017] 32)功能模块接收到数据后，对该数据进行处理；
[0018] 4)采用遗传算法基于处理器通过步骤3)建立的通信协议实现对可重构阵列模型 的重构；
[0019] 41)在处理器上运行针对可重构阵列模型的重构算法，该重构算法采用保留最佳 个体标准遗传算法；利用该算法对节点的选择以及节点间路径进行计算，生成最优解；
[0020] 42)在处理器上运行重构算法完成后，根据步骤3)建立的通信协议将生成的最优 解通过I/O接口发送给步骤1)建立的NXN可重构阵列模型，完成重构过程。
[0021] 本发明与现有技术相比具有如下优点：
[0022] (1)采用NXN模块级的阵列结构模块，可以提高可重构容错硬件的规模，降低重 构时间；由于该阵列模型是建立在可编程器件基础之上，具有与具体器件无关的特点，保证 其具有良好的移植性和推广性；
[0023] (2)可重构阵列模型中的节点数量和功能单元具有可配置性，便于进行扩充和扩 展；
[0024] (3)采用遗传算法实现可重构容错，实现了智能容错，可重构容错策略不需要人工 预先制定，使硬件具有自修复、自适应的特性。
【附图说明】
[0025] 图1为方法中各步骤的关系；
[0026] 图2为可重构阵列模型结构；
[0027] 图3为节点间的通信协议；
[0028] 图4为软件算法的流程。
【具体实施方式】
[0029] 一、方法原理
[0030] 本发明利用硬件描述语言在FPGA等可编程器件上构建一个阵列型的可重构模 型，基于该模型采用遗传算法实现阵列的智能重构，达到容错的目的。
[0031] 二、设计方案
[0032] 如图1所示为本发明方法流程图，其中实线表示方法步骤，虚线表示步骤产生的 结果，双线表示层次依赖关系，具体步骤如下：
[0033] 1)采用硬件描述语言生成一个基于阵列结构的可重构模型，包括NXN节点阵列 结构和节点间互联关系，以及与节点连接的功能模块（fe) ;N为正整数。以下以N = 4的 UART阵列进行说明，节点的位置以坐标形式标记（x，y)，其中xe [0,4]，ye [0,4]。可重 构阵列模型的结构如图2所示。
[0034] 11)采用VHDL硬件描述语言生成4X4阵列结构中的节点；每个节点包含两类功 能：一是中心数据交换功能，完成数据帧接收，并根据目的地址决定数据转发的端口；二是 数据端口功能，最多有5个，与其他节点或功能模块进行接口，作为数据收发的接口；每个 节点包含两类连接关系：一类是与其他相邻节点相连；另一类是与功能模块相连。其中阵 列中[0,0]节点连接的功能模块是处理器，其他节点连接的功能模块是串口模块UART。
[0