一种基于vpx的存储板的制作方法
【技术领域】
[0001]本发明涉及数据安全通信领域，更具体地，涉及一种基于VPX的存储板。
【背景技术】
[0002]如今，基于VPX总线的强固型军事系统平台，有着很好的前景，VPX集稳定性和卓越的EMC (电磁兼容)于一体；同时还通过冷却整合方案支持更广泛的操作温度范围。其采用最新的接插件技术以及高速串行结构技术，兼容PCIe、Rapid1(PCIe、Rapid1均为高速串行总线协议的一种)等总线，能解决带宽不够、数据吞吐不够的问题，可进行大容量、高速率的数字信号处理，提高了处理器和芯片的计算密度。VPX将这些功能集于6U体积，特别适合在恶劣环境中实现可靠性能的新式的实时系统。
[0003]在处理器的数据处理能力方面，单以提高系统主频为手段，已越来越不能满足当今飞速发展的数字信号处理要求，目前，计算机和嵌入式处理器行业的一项标准做法是在满足功耗要求的前提下，增加处理器内核实现并行处理来获得系统性能的提升，这也使未来IC产业通用性变得极其重要。面对未来创新应用所带来的严峻挑战，系统需要更多灵活可编程的DSP核(数字信号处理器)，并增加优化的可编程的协处理器。多核平台最大的优势体现在功耗和芯片面积上，在同样高速率大数据量的处理能力下，所需的功耗和芯片面积会更小。多核平台的另一优势则体现在执行效率方面，多颗内核集成到单芯片上，片内时钟交换远比在一个单板上的多个DSP之间的级联快得多，可以1/2主频的速率进行数据交换，因此，带来了更快的数据信号处理。同时多核DSP的片内和片外的大存储容量也使得DSP处理性能得到迅速提高。此外，基于VPX的系统存储单元的安全性也相应地需要得到保证。
【发明内容】
[0004]为了提高基于VPX总线的数据存储效率以及安全性，本发明提供了一种基于VPX的存储板，包括控制器组、可充电电池、存储阵列、运算阵列、传输接□和电源接口，所述运算阵列包括多片DSP芯片和多个缓冲器，用于处理通过传输接口获得的数据，并将数据存储到存储阵列，所述存储阵列包括多个存储器件，所述存储板还包括密码匹配单元和使能接口，所述使能接口控制所述VPX的存储板的开启，所述密码匹配单元用于通过所述传输接口获得与该存储阵列中的数据前后关联的数据所在的其他存储板的加密信息和密钥。
[0005]进一步地，所述电源接口支持OpenVPX。
[0006]进一步地，所述存储器为NAND存储器。
[0007]进一步地，所述传输接口是符合IEEE802.3-2005标准的传输接口。
[0008]进一步地，所述传输接口为VPX标准的1Gbit以太网传输接口。
[0009]进一步地，所述各片DSP芯片中的至少一些以分时复用的方式对数据进行处理，并将处理后的数据轮流存储到多个缓冲器中的至少几个中。
[0010]进一步地，所述DSP芯片与所述缓冲器的数量相同。
[0011]进一步地，所述DSP芯片的至少一个为TI公司的TMS320F2812芯片。
[0012]本发明的有益效果是:利用独有的分时复用机制提高了基于VPX标准的存储板的数据传输安全性，并为数据在存储过程中被加密或解密提供了便利和高效，节省了对VPX总线上的控制板和其他运算主板的资源占用率。
【附图说明】
[0013]图1示出了本发明的基于VPX的存储板的结构框图。
[0014]图2示出了 DSP芯片和缓冲器的数据信号连接示意图。
【具体实施方式】
[0015]如图1所示的基于VPX的存储板被制作为一块板卡，与至少两块具有同样结构的基于VPX的存储板共同插接在基于VPX标准的主板上。该基于VPX的存储板包括:控制器组、可充电电池、存储阵列、运算阵列、传输接口、电源接口、密码匹配单元和使能接口。其中，该电源接口与VPX主板的上的电源接口连接，由VPX电源供电。根据本发明的一个优选的实施例，该VPX电源采用上海佳舍珀的六通道VPX电源模块。该电源模块最大功率400W，效率高达81 %，与上述电源接口一样，支持OpenVPX，可最多并联四台冗余工作。EMI满足MIL-STD-461。该电源直流48VDC输入；交流电压为国际通用90-264VAC宽范围，频率范围47?400Hz，功率因素为0.98。不论是直流还是交流输入，该系列电源均符合MIL-STD-704F规范，断电维持时间50ms。该VPX系列电源满功率工作温度范围为-40?+85°C，存储温度为-40?+100°C。电源散热方式为强制风冷或者WedgeLock导冷。该电源满足严苛的MIL-STD-810环境标准。此外，该电源模块带有一个MiniUSB接口，可做固件升级，或者用于VBAT电池接入。
[0016]所述存储阵列是由24片16GNAND芯片组成4*6的NAND阵列。其中6片NAND芯片并联用于位宽扩展:NAND闪存的控制信号线(CE、ALE、CLE、R/B、WE、RE)连接在一起，为了减少阻抗把6片并联芯片的控制信号分为3组，这3组控制信号线在控制过程中同时有效，等效于连接到一组信号线，数据线扩展为位宽8*24= 192位；组间采用串联的方式扩展地址容量:4组NAND闪存控制信号线(CE、ALE、CLE、R/B、WE、RE)分别连接到第一控制器，且数据线同位相连。NAND存储阵列的所有控制、数据信号线都连接到第二控制器，第二控制器以状态机的方式实现NAND芯片的具体读写时序，提供给外部简单的接口包括数据缓存(NAND缓存)、功能选择、启动和完成状态。如要读取NAND数据，只需要送给第二控制器地址，功能选择为读，然后启动第二控制器，第二控制器就会把对应地址的数据读出来存放到FPGA内部的NAND缓存，同时提供给外部读取过程完成的状态信号；反之如果要存储数据到NAND，只需要把数据存储到NAND缓存，送给第二控制器地址，功能选择为写并启动第二控制器，第二控制器就会把NAND缓存的数据顺序存储到对应地址的NAND芯片中。
[0017]所述传输接口采用符合IEEE802.3-2005标准的传输接口，优选地，采用符合VPX标准的1Gbit以太网传输接口，以能够为存储板提供大容量高速数据存取能力。
[0018]控制器组包括上述第一控制器、第二控制器，还包括第三控制器和第四控制器以及清空FPGA。上述使能接口与VPX主板上的总线控制器连接，由该总线控制器使能。该使能接口包括多个比较器、多个与非门和一个计数器。当一脉冲信号被传输到该接口以后，脉冲信号的电压被比较器进行一系列关于幅值的比较，当符合各比较器设置的各个参考电压条件时，各比较器才能最终通过与非门得到一使能信号，如果该使能信号为正，则表示该信号使能有效，且计数器被清零，第三控制器根据使能接口的状态控制电源接口被接通电力，该电源接口还向可充电电池提供端电压，为该可充电电池充电。否则，如果该使能信号不为正，该计数器则自动加一，并且该存储板不被使能。如果计数器超过一定阈值，则该存储板的使能接口将被锁死。上述比较器、与非门和计数器之间的连接方式可以由本领域技术人员根据所需的复杂和安全程度，利用逻辑电路的公知常识设计成不同的样式，在此不再举例。所述的清空FPGA预先存储有对存储阵列的NAND芯片进行随机改写和复制的算法。一旦出现锁死情况，则可充电电池将向第一控制器、第二控制器和第四控制器以及存储阵列供电，以利用第四控制器将存储阵列中的数据强行改写和彼此复制，以确保存储板上的数据不被破解。
[0019]本发明的优选实施例