用于检测时钟窜改的设备和方法
【技术领域】
[0001]本发明大体上涉及检测关于处理器的时钟和/或供应电压的窜改。
【背景技术】
[0002]计算系统的密码编译计算可由于引起时钟和/或供应电压上的临时尖峰(或短脉冲干扰)而受到攻击，从而将故障引入到计算结果中。并且，攻击可增加时钟频率以充分缩短计算时段，以使得不完全计算的错误值被取样于计算系统的寄存器中。另外，攻击可减缓计算系统的总线以更容易攻击系统。
[0003]因此需要一种用于以高效且具成本效益的方式来检测关于处理器的时钟和/或供应电压的窜改的技术。
【发明内容】
[0004]本发明的方面可驻留在一种用于检测时钟窜改的方法中。在所述方法中，提供多个可重设延迟线段。在与最小延迟时间相关联的可重设延迟线段和与最大延迟时间相关联的可重设延迟线段之间的可重设延迟线段各自与离散地增加的延迟时间相关联。在与时钟相关联的时钟评估时段期间提供单调信号。使用所述多个可重设延迟线段中的每一者来延迟所述单调信号以产生相应多个经延迟的单调信号。使用所述时钟来触发评估电路，所述评估电路使用所述多个经延迟的单调信号来检测时钟故障。
[0005]在本发明的更详细方面中，所述方法可进一步包含在重设时段期间重设所述可重设延迟线段。重设时段可在时钟评估时段之前。使用所述时钟来触发所述评估电路可在时钟评估时段完结时使用时钟边沿来触发评估电路。
[0006]在本发明的其它更详细方面中，所述多个经延迟的单调信号中的每一者可为I或者O。评估电路可确定所述多个经延迟的单调信号中的I的数目是否与水位数目相差超过预定阈值。可基于来自一或多个先前时钟评估时间的经延迟的单调信号来确定所述水位数目。所述多个可重设延迟线段可包括沿延迟线的分接头。替代地，所述多个可重设延迟线段包括并联延迟线。
[0007]本发明的另一方面可驻留在一种用于检测时钟窜改的设备中，所述设备包括:用于在与时钟相关联的时钟评估时段期间提供单调信号的装置；用于使用多个可重设延迟线段来延迟所述单调信号以产生相应多个经延迟的单调信号的装置，所述相应多个经延迟的单调信号具有在最小延迟时间与最大延迟时间之间的离散地增加的延迟时间；以及用于使用所述时钟来触发评估电路的装置，所述评估电路使用所述多个经延迟的单调信号来检测时钟故障。
[0008]本发明的另一方面可驻留在一种用于检测时钟窜改的设备中，所述设备包括提供单调信号的电路、多个可重设延迟线段和评估电路。所述电路在与时钟相关联的时钟评估时段期间提供单调信号。所述多个可重设延迟线段延迟所述单调信号以产生相应多个经延迟的单调信号。在与最小延迟时间相关联的可重设延迟线段和与最大延迟时间相关联的可重设延迟线段之间的可重设延迟线段各自与离散地增加的延迟时间相关联。评估电路是由所述时钟触发并使用所述多个经延迟的单调信号来检测时钟故障。
[0009]本发明的另一方面可驻留在一种用于检测时钟窜改的设备中，所述设备包括:第一电路、第一多个可重设延迟线段；第二电路；第二多个可重设延迟线段；以及评估电路。第一电路在与时钟相关联的第一时钟评估时段期间提供第一单调信号。第一多个可重设延迟线段各自延迟第一单调信号以产生相应第一多个经延迟的单调信号。在与最小延迟时间相关联的可重设延迟线段和与最大延迟时间相关联的可重设延迟线段之间的可重设延迟线段各自与离散地增加的延迟时间相关联。第二电路在与所述时钟相关联的第二时钟评估时段期间提供第二单调信号。所述第二时钟评估时段涵盖不同于第一时钟评估时段的时间。所述第二多个可重设延迟线段各自延迟第一单调信号以产生相应第二多个经延迟的单调信号。在与最小延迟时间相关联的可重设延迟线段和与最大延迟时间相关联的可重设延迟线段之间的可重设延迟线段各自与离散地增加的延迟时间相关联。评估电路是由所述时钟触发，并使用所述第一多个经延迟的单调信号或所述第二多个经延迟的单调信号来检测时钟故障。
[0010]本发明的方面可驻留在一种用于检测电压窜改的方法中。在所述方法中，提供多个可重设延迟线段。在与最小延迟时间相关联的可重设延迟线段和与最大延迟时间相关联的可重设延迟线段之间的可重设延迟线段各自与离散地增加的延迟时间相关联。在评估时段期间提供单调信号。使用所述多个可重设延迟线段中的每一者来延迟所述单调信号以产生相应多个经延迟的单调信号。使用时钟来触发评估电路，所述评估电路使用所述多个经延迟的单调信号来检测电压故障。
[0011]在本发明的更详细方面中，所述方法可进一步包含在重设时段期间重设所述可重设延迟线段。重设时段可在评估时段之前。使用所述时钟来触发评估电路可在评估时段完结时使用时钟边沿来触发评估电路。
[0012]在本发明的其它更详细方面中，所述多个经延迟的单调信号中的每一者包括I或者O。评估电路可确定所述多个经延迟的单调信号中的I的数目是否与水位数目相差超过预定阈值。可基于来自一或多个先前评估时间的经延迟的单调信号来确定所述水位数目。所述多个可重设延迟线段可包括沿延迟线的分接头。替代地，所述多个可重设延迟线段包括并联延迟线。
[0013]本发明的另一方面可驻留在一种用于检测电压窜改的设备中，所述设备包括:用于在评估时间期间提供单调信号的装置；用于使用多个可重设延迟线段来延迟所述单调信号以产生相应多个经延迟的单调信号的装置，所述相应多个经延迟的单调信号具有在最小延迟时间与最大延迟时间之间的离散地增加的延迟时间；以及用于使用所述时钟来触发评估电路的装置，所述评估电路使用所述多个经延迟的单调信号来检测电压故障。
[0014]本发明的另一方面可驻留在一种用于检测电压窜改的设备中，所述设备包括提供单调信号的电路、多个可重设延迟线段以及评估电路。所述电路在评估时段期间提供单调信号。所述多个可重设延迟线段延迟所述单调信号以产生相应多个经延迟的单调信号。在与最小延迟时间相关联的可重设延迟线段和与最大延迟时间相关联的可重设延迟线段之间的可重设延迟线段各自与离散地增加的延迟时间相关联。评估电路是由时钟触发，并使用所述多个经延迟的单调信号来检测电压故障。
【附图说明】
[0015]图1是根据本发明的用于检测时钟窜改的方法的流程图。
[0016]图2是用于检测时钟窜改或电压窜改的设备的框图。
[0017]图3是时钟信号和重设信号的示意图。
[0018]图4是并联延迟线段的示意图。
[0019]图5是串联延迟线段的示意图。
[0020]图6是评估电路中的检测电路的示意图。
[0021]图7是具有双重延迟线的电路的示意图，所述双重延迟线用于检测具有不均匀占空比的时钟。
[0022]图8是根据本发明的用于检测电压窜改的方法的流程图。
【具体实施方式】
[0023]词语“示例性”在本文中用于意指“充当实例、例子或说明”。本文中描述为“示例性”的任何实施例未必应被理解为比其它实施例优选或有利。
[0024]参考图1、2和3，本发明的方面可驻留在一种用于检测时钟窜改的方法100中。在所述方法中，提供多个可重设延迟线段210 (步骤110)。在与最小延迟时间相关联的可重设延迟线段210-1和与最大延迟时间相关联的可重设延迟线段210-N之间的可重设延迟线段各自与离散地增加的延迟时间相关联。在与时钟CLK相关联的时钟评估时段310期间提供单调信号220 (步骤120)。使用所述多个可重设延迟线段中的每一者来延迟单调信号以产生相应多个经延迟的单调信号230 (步骤130)