串行接口可扩展的处理装置及方法
【技术领域】
[0001]本发明涉及一种串口扩展方式，特别是涉及一种串行接口可扩展的处理装置及方法。
【背景技术】
[0002]串行总线由于简单、灵活、硬件管脚资源少等优点，在器件与器件之间的通信中有着广泛的应用。
[0003]在串行总线中，器件被分为主机和从机。主机是初始化总线的数据传输并产生允许传输的时钟信号的器件。此时，任何被寻址的器件都被认为是从机。
[0004]在应用时，具有相同串行总线协议的器件可连接在一起，用于实现数据通信。但在某些电子产品中，如手机等，CPU只带有一种串行总线，用于与外部存储单元进行数据读写。而无法读写其他类型的串行总线器件。这使得手机的处理器与外部存储单元的连接受限。因此，需要对现有技术进行改进。
【发明内容】
[0005]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种串行接口可扩展的处理装置及方法，用于解决现有技术中具有不同串行接口之间的数据读写问题。
[0006]为实现上述目的及其他相关目的，本发明提供一种串行接口可扩展的处理装置，包括:包含第一串行接口的主处理单元，用于基于时钟信号输出数据信息；其中，所述第一串行接口包括第一时钟引脚；与所述第一串行接口相连的转换单元，包括:至少一个第二串行接口，用于根据来自所述第一时钟引脚的时钟信号将来自所述第一串行接口的数据信息传递至相应的第二串行接口 ；其中，所述第二串行接口的第二时钟引脚与所述第一时钟引脚相连；与所述第二串行接口相连的从处理单元，用于根据所述第二时钟引脚所接收的时钟信号与所述主处理单元进行数据通信。
[0007]优选地，所述第二串行接口为多个，各所述第二串行接口共用所述第二时钟引脚、和共用的用于传递数据信息的数据引脚；各所述第二串行接口还包括单独的片选引脚；对应的，所述主处理单元还用于经所述第一串行接口输出包含片选信息和数据地址信息的数据信息；所述转换单元还用于根据所述数据信息分别向相应的片选引脚输出片选信号，以及向所述数据引脚输出所述数据地址信息；所述从处理单元还用于基于所述片选信号、数据地址信息和时钟信号，与所述主处理单元进行数据通信。
[0008]优选地，所述第一串行接口为I2C接口、所述第二串行接口为SPI接口。
[0009]优选地，共用的数据引脚、共用的时钟引脚和单独的片选引脚构成一个所述第二串行接口，每个所述从处理单元通过数据引脚、时钟引脚和对应的片选引脚与所述转换单元的第二串行接口相连。
[0010]优选地，所述第二串行接口为多个，各所述第二串行接口均包括数据引脚；对应的，所述主处理单元还用于经所述第一串行接口输出包含片选信息和数据地址信息的数据信息；所述转换单元还用于根据所述片选信息，将所述数据信息输至相应的第二串行接口的数据引脚。
[0011]优选地，所述第一串行接口为SPI接口、所述第二串行接口为I2C接口。
[0012]优选地，共用的时钟引脚和单独的数据引脚构成一个所述第二串行接口，每个所述从处理单元通过对应的数据引脚和时钟引脚与所述转换单元的第二串行接口相连。
[0013]基于上述目的，本发明还提供一种串行接口可扩展的处理方法，用于如上任一所述的处理装置，包括:所述主处理单元基于时钟信号输出数据信息；所述转换单元根据来自所述时钟信号将来自所述第一串行接口的数据信息传递至相应的第二串行接口 ；所述从处理单元根据所述第二时钟引脚所接收的时钟信号与所述主处理单元进行数据通信。
[0014]优选地，所述第二串行接口的数量为多个，各所述第二串行接口共用所述第二时钟引脚、和共用的用于传递数据信息的数据引脚；各所述第二串行接口还包括单独的片选引脚；
[0015]则所述主处理单元基于时钟信号输出数据信息的步骤包括:所述主处理单元经所述第一串行接口输出包含片选信息和数据地址信息的数据信息；
[0016]所述转换单元根据来自所述第一时钟引脚的时钟信号将来自所述第一串行接口的数据信息传递至相应的第二串行接口的步骤包括:所述转换单元根据所述数据信息分别向相应的片选引脚输出片选信号，以及向所述数据引脚输出所述数据地址信息；
[0017]对应的，所述从处理单元根据所述第二时钟引脚所接收的时钟信号与所述主处理单元进行数据通信的步骤包括:所述从处理单元还用于基于所述片选信号、数据地址信息和时钟信号，与所述主处理单元进行数据通信。
[0018]优选地，所述第二串行接口为多个，各所述第二串行接口均包括数据引脚；
[0019]对应的，所述主处理单元基于时钟信号输出数据信息的步骤包括:所述主处理单元经所述第一串行接口输出包含片选信息和数据地址信息的数据信息；
[0020]所述转换单元根据来自所述第一时钟引脚的时钟信号将来自所述第一串行接口的数据信息传递至相应的第二串行接口的步骤包括:所述转换单元根据所述片选信息，将所述数据地址信息输至相应的第二串行接口的数据引脚。
[0021]如上所述，本发明的串行接口可扩展的处理装置及方法，具有以下有益效果:利用转换单元将具有不同串行接口的主处理单元和从处理单元进行数据通信，能够解决具有不同串行接口之间的数据读写问题，有效扩展了带有一种串行接口的CPU的与其他串行接口的存储器件之间的数据交互方式；另外，根据串行接口协议设置单独的片选引脚、或单独的数据引脚，能够有效区分转换单元所连接的多个从处理单元，从而实现主处理单元与多个从处理单元之间的数据通信。
【附图说明】
[0022]图1显示为本发明的串行接口可扩展的处理装置的结构示意图。
[0023]图2显示为本发明的串行接口可扩展的处理装置中一种优选方式的结构示意图。
[0024]图3显示为本发明的串行接口可扩展的处理装置中又一种优选方式的结构示意图。
[0025]图4显示为本发明的串行接口可扩展的处理方法的流程示意图。
【具体实施方式】
[0026]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0027]如图1所示，本发明提供一种串行接口可扩展的处理装置。所述处理装置包括:主处理单元11、转换单元12和从处理单元13。其中，所述主处理单元11和从处理单元13各自包含不同协议格式的串行接口。
[0028]所述主处理单元11包含第一串行接口 111，用于基于时钟信号输出数据信息；其中，所述第一串行接口 111包括第一时钟引脚。
[0029]在此，所述主处理单元11为包含CPU的芯片、时钟信号发生器及外围电路。其中，所述芯片包括第一串行接口 111。所述第一串行接口 111包括但不限于:I2C接口、或SPI接
□ O
[0030]当所述主处理单元11根据程序设计需要向从处理单元13读取数据、或向所述从处理单元13写入数据时，按照所述第一串行接口 111的协议，根据时钟信号的上跳沿、或下跳沿向转换单元12输出数据信息中的一位。其中，所述数据信息包括但不限于:读/写数据指令、读/写数据地址段等。
[0031]例如，所述第一串行接口 111为SPI接口，则所述主处理单元11在时钟信号为上跳沿时改变数据信息中所要输出的数据，在紧接着的下跳沿将该数据输出。
[0032]所述转换单元12包括:至少一个第二串行接口 121、且与所述第一串行接口 111相连，用于根据来自所述第一时钟引脚的时钟信号将来自所述第一串行接口 111的数据信息传递至相应的第二串行接口 121 ;其中，所述第二串行接口 121的第二时钟引脚与所述第一时钟引脚相连。
[0033]在此，所述转换单元12为复杂可编程逻辑器件(CPLD)。当所述转换单元12仅包含一个第二串行接口 121时，所述转换单元12根据第二串行接口 121的协议，按照时钟信号将所述数据信息通过所述第二串行接口 121传递给从处理单元13。从而实现不同类型的串行接口的数据通信。由于所述第二串行接口 121的第二时钟引脚与所述第一时钟引脚相连，所述第一串行接口 111输出的时钟信号同步输至所述第二串行接口 121。对应的，所述第二串行接口 121可将所述数据信息发送至所述从处理单元13。
[0034]在此，所述从处理单元13可基于所述数据信息中的读写指令和数据地址信息(如数据地址段信息)，执行