信号处理设备的制造方法
【技术领域】
[0001]本发明涉及用于使用可编程半导体器件执行信号处理的技术。
【背景技术】
[0002]传统地，已经存在用于使用可编程半导体器件(其电路配置由配置数据限定)执行实现各种功能的信号处理的已知技术。
[0003]然而，在可编程半导体器件中，由于例如宇宙射线造成的软错误(soft errors)的原因，可能会发生这样的现象，即记录于可编程半导体器件的存储元件中的数据在逻辑上被倒转，即由I变为O或者由O变为I。因此，包含错误的数据会从可编程半导体器件输出。
[0004]为抑制包含错误的数据从可编程半导体器件输出，优选的是，将可编程半导体器件配置为具有冗余。例如，日本专利申请公报N0.JP2013219473A公开了一种可编程逻辑器件，其包括分别执行相同数据处理的第一和第二逻辑块。可编程逻辑器件确定由第一逻辑块产生的第一数据和由第二逻辑块产生的第二数据是否包含错误并且仅输出第一数据和第二数据中被确定为不包含错误的那一个。
[0005]然而，将可编程半导体器件或利用可编程半导体器件的系统配置为具有冗余会导致空间、重量和成本的增加。此外，将可编程半导体器件或利用可编程半导体器件的系统配置为具有冗余还会导致电源消耗的增加和所述器件或系统的内部温度的升高，由此导致所述器件或系统的最大可允许操作温度的降低。另一方面，在没有冗余的情况下，如前所述的，可编程半导体器件或利用可编程半导体器件的系统会输出包含错误的数据。
【发明内容】
[0006]根据一个示例性实施例，提供一种信号处理设备，所述信号处理设备包括:(I)记录装置，所述记录装置用于将配置数据记录于所述记录装置中；(2)运算装置，所述运算装置用于对输入信号执行算术和逻辑运算并且输出表示所述运算结果的运算信号，所述运算装置具有由记录于所述记录装置中的配置数据限定的电路配置；(3)处理装置，所述处理装置用于获取从所述运算装置输出的所述运算信号，基于获取的运算信号产生输出信号，并且输出产生的输出信号；以及(4)异常检测装置，所述异常检测装置用于检测所述运算装置的所述电路配置的异常。此外，所述处理装置被配置来在所述运算信号的获取之后从所述异常检测装置进一步获取异常检测结果并且依据所述异常检测结果输出所述输出信号。
[0007]因此，当所述运算装置的所述电路配置已发生异常时，能够防止包含错误的输出信号从所述处理装置输出。结果，能够防止包含错误的数据从所述信号处理设备输出而不将所述信号处理设备配置为具有冗余。
[0008]在进一步的实施方式中，所述处理装置可以在自所述运算信号的获取起预设等待时间之后依据所述异常检测结果输出所述输出信号。所述等待时间可以根据自所述运算装置的所述电路配置出现异常起直到所述异常被所述异常检测装置检测到的时间长度来预设。
[0009]进一步地，配置数据可以由多个数据块构成。所述运算装置可以包括配置记录装置，所述配置记录装置用于基于数据块将记录于所述记录装置中的所述配置数据记录于所述配置记录装置中。所述异常检测装置可以针对记录于所述配置记录装置中的所述配置数据的所述数据块中的每个执行基于数据块的异常检测，来检测在所述数据块中是否已发生异常。一旦在所述配置数据的所述数据块中的任一个中检测到异常，所述异常检测装置可以确定所述运算装置的所述电路配置已发生所述异常。所述等待时间可以被预设为长于或等于所需检测时间，所述所需检测时间为所述异常检测装置针对记录于所述配置记录装置中的所述配置数据的预定数目的所述数据块执行所述基于数据块的异常检测所需的时间。
[0010]另外，优选的是，所述所需检测时间为所述异常检测装置针对记录于所述配置记录装置中的所述配置数据的所有所述数据块执行所述基于数据块的异常检测所需的时间。
[0011]所述处理装置可以被配置为当所述异常检测结果表示所述异常检测装置已检测到所述运算装置的所述电路配置的所述异常时，不输出所述输出信号。
[0012]信号处理设备可以被配置来控制目标装置。在这种情况下，当所述异常检测结果表示所述异常检测装置并未检测到所述运算装置的所述电路配置的异常时，所述处理装置可以将用于控制所述目标装置的目标控制信号作为所述输出信号输出到所述目标装置。另一方面，当所述异常检测结果表示所述异常检测装置已检测到所述运算装置的所述电路配置的异常时，所述处理装置可以将异常信号作为所述输出信号输出到所述目标装置。
[0013]进一步地，在上述情况下，所述目标控制信号和所述异常信号可以由所述处理装置根据从所述运算装置输出的所述运算信号为正确的似然率来产生。
[0014]所述运算装置可以由可编程逻辑器件构成，所述可编程逻辑器件包括用于记录所述配置数据的配置记录部并且能够重写记录于所述配置记录部中的所述配置数据。
[0015]所述异常检测装置可以被包括在所述运算装置中。在这种情况下，优选的是，所述运算装置、所述处理装置和所述记录装置中的至少两个被一起设置在单个芯片上。更为优选的是，所述运算装置、所述处理装置和所述记录装置全部被一起设置在所述单个芯片上。
【附图说明】
[0016]从下文给出的详细描述和一个示例性实施例的附图，将会更加全面地理解本发明，然而这些不应被认为将本发明限制到特定实施例，而仅仅是出于解释和理解的目的。
[0017]在附图中:
[0018]图1是图示包括根据实施例的信号处理设备的信号处理系统的整体配置的功能块图；
[0019]图2是图示由根据实施例的信号处理设备的处理单元执行的信号输出处理的流程图；
[0020]图3是图示根据实施例的信号处理设备的优点的示意图；
[0021]图4是图示根据比较性示例的信号处理设备的缺点的示意图；以及
[0022]图5是图示应用根据实施例的信号处理设备的车辆控制系统的整体配置的功能块图。
【具体实施方式】
[0023]图1示出了包括根据实施例的信号处理设备20的信号处理系统I的整体配置。
[0024]如在图1中所示的，信号处理系统I还包括输入装置10和目标装置30，这二者都与信号处理设备20可通信地连接。具体地，信号处理设备20接收从输入装置10输出的输入信号，基于接收的输入信号产生输出信号，并且将产生的输出信号输出到目标装置30。此处，目标装置30为根据从信号处理设备20输出的输出信号被控制的控制目标。
[0025]另外，在本实施例中，信号处理系统I被配置为例如车辆的制动控制系统。输入装置10被配置为例如捕获车辆的环境(例如，车辆前方的区域)图像的车载摄像机。信号处理设备20被配置为例如制动控制设备。目标装置30被配置为例如车辆的制动机构。
[0026]信号处理设备20包括运算单元40、外部记录单元50和处理单元60。在本实施例中，运算单元40、外部记录单元50和处理单元60全被一起设置在例如单个PCB (印刷电路板)上。在这种情况下，图1中具有参考标号20的实线矩形代表该PCB。
[0027]此外，运算单元40、外部记录单元50和处理单元60中的两个或全部可以可替换地被一起设置在单个芯片上。在这种情况下，图1中具有参考标号20的实线矩形代表该芯片。
[0028]在本实施例中，运算单元40由现场可编程门阵列(FPGA) 41构成。FPGA 41是一种可编程逻辑器件(PLD)，其电路配置由配置数据限定。FPGA 41包括配置记录部(图1中缩写为C.R.S.)411、异常检测部(图1中缩写为A.D.S.)412和电路配置部(图1中缩写为C.C.S.)413。
[0029]配置记录部411将配置数据记录于其中。电路配置部413包括多个逻辑单元。电路配置部413被配置来根据记录于配置记录部411中的配置数据组合逻辑单元，由此实现各种电路功能。异常检测部412被配置来检测错误是否由于诸如软错误的原因已发生在记录于配置记录部411中的配置数据中。异常检测部412被配置在与电路配置部413分离的FPGA 41 中。
[0030]FPGA 41输出运算信号到处