信息处理装置、信息处理方法以及程序的制作方法
【技术领域】
[0001]本发明涉及信息处理装置、信息处理方法以及程序。
【背景技术】
[0002]具有进行数据的运算处理且控制对象分别不同的MPU(Micro-Processing Unit)的通信系统具有当在协作动作的MPU间进行数据的交换时将该数据暂时保存、补偿MPU间的处理速度及传送速度的差的缓冲器。根据该通信系统，能够提高在数据总线的总线宽度不同的MPU间进行数据的交换时的数据的传送速度。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1:日本特开2005 - 71075号公报
【发明内容】
[0006]发明要解决的课题
[0007]但是，在上述的通信系统中，缓冲器只不过提供存储数据的功能，所以即使由于缓冲器的数据写入时或数据读出时的异常而向接收侧的MPU发送异常数据，也无法在发送侧的MPU以及接收侧的MPU的任一方中确认数据异常的有无，存在由于缓冲器的异常而导致异常数据被传送的课题。
[0008]用于解决课题的手段
[0009]实施方式的信息处理装置具备缓冲器、存储器和控制部。缓冲器能够存储传送对象的数据。存储器能够保存向缓冲器写入了规定的异常检测用数据这一情况以及由控制第1控制对象的外部控制部写入的缓冲器的异常检测结果。控制部控制与第1控制对象不同的第2控制对象，将向外部控制部传送的异常检测用数据写入缓冲器，使将异常检测用数据写入了缓冲器这一情况保存于存储器，在异常检测结果表示检测到异常的情况下，禁止向缓冲器具有的存储区域中的至少被检测到异常的上述存储区域写入数据。
【附图说明】
[0010]图1是表示第一实施方式的信息处理装置的结构的框图。
[0011]图2是表示第一实施方式的信息处理装置的硬件结构的图。
[0012]图3是表示第一实施方式的信息处理装置具备的MPU的功能结构的框图。
[0013]图4是表示第一实施方式的信息处理装置具备的外部MPU的功能结构的框图。
[0014]图5是表示第一实施方式的信息处理装置具备的缓冲器的结构的图。
[0015]图6是表示第一实施方式的信息处理装置具备的寄存器的结构的图。
[0016]图7是用于说明在第一实施方式的信息处理装置具备的MPU中检测缓冲器的异常的处理的图。
[0017]图8是用于说明在第一实施方式的信息处理装置具备的外部MPU中检测缓冲器的异常的处理的图。
[0018]图9是表示第一实施方式的信息处理装置中的检测缓冲器的异常的处理的流程的流程图。
[0019]图10是表示第二实施方式的信息处理装置具备的MPU的功能结构的框图。
[0020]图11是表示第二实施方式的信息处理装置具备的外部MPU的功能结构的框图。
[0021]图12是表示第二实施方式的信息处理装置具备的寄存器的结构的图。
[0022]图13是用于说明在第二实施方式的信息处理装置具备的MPU中检测缓冲器的异常的处理的图。
[0023]图14是用于说明在第二实施方式的信息处理装置具备的外部MPU中检测缓冲器的异常的处理的图。
[0024]图15是表示第二实施方式的信息处理装置中的检测缓冲器的异常的处理的流程的流程图。
[0025]图16是表示第三实施方式的信息处理装置具备的MPU的功能结构的框图。
[0026]图17是表示第三实施方式的信息处理装置具备的外部MPU的功能结构的框图。
[0027]图18是表示第三实施方式的信息处理装置具备的寄存器的结构的图。
[0028]图19是用于说明由第三实施方式的信息处理装置具备的MPU进行的向分割区域的数据的写入的图。
[0029]图20是用于说明由第三实施方式的信息处理装置进行的向缓冲器的数据的写入的图。
【具体实施方式】
[0030]以下，利用附图，对本实施方式的信息处理装置、信息处理方法以及程序进行说明。
[0031](第一实施方式)
[0032]图1是表示第一实施方式的信息处理装置的结构的框图。本实施方式的信息处理装置如图1所示，具有经系统总线12连接的第1信息处理部1和第2信息处理部2。第1信息处理部1具有MPU (Micro Processing Unit) 10。第2信息处理部2具有外部MPU11。外部MPU11是控制未图示的第1控制对象的外部控制部的一例。此外，MPU10是控制与外部MPU11控制的第1控制对象不同的第2控制对象的控制部的一例。并且，MPU10与外部MPU11协作而能够执行各种处理。本实施方式中，第1控制部1和第2控制部2经系统总线12连接，但不限于此，例如，也可以经追踪线缆等通信线缆连接。本实施方式中，MPU10和外部MPU11搭载在1个信息处理装置内，但也可以将MPU10和外部MPU11分别搭载在不同的信息处理装置内。
[0033]图2是表示第一实施方式的信息处理装置的硬件结构的图。本实施方式的第1信息处理部1如图2所示，具备控制第2控制对象的MPU10、能够存储在外部MPU11与MPU10之间交换的传送对象的数据的缓冲器13、以及能够保存对该缓冲器13的数据的存储状态等的寄存器14 (存储器的一例)。第2信息处理部2如图2所示，具备控制第1控制对象的外部MPU11。
[0034]图3是表示第一实施方式的信息处理装置具备的MPU的功能结构的框图。MPU10如图3所示，具备:运算部100，进行向外部MPU11的数据发送等各种运算处理；自诊断部101，进行在缓冲器13的异常的检测中使用的规定的异常检测用数据(以下称作测试数据)向缓冲器13的写入；区域控制部102，根据缓冲器13的异常检测结果，控制向缓冲器13的数据的写入；地址计算部103，计算在缓冲器13中写入向外部MPU11发送的数据的区域的地址；以及区域分割部104，将缓冲器13的存储区域分割为多个存储区域(本实施方式中，后述的第1存储区域130、第2存储区域131以及备份区域132)。
[0035]图4是表示第一实施方式的信息处理装置具备的外部MPU的功能结构的框图。外部MPU11如图4所示，具备:运算部110，进行向MPU10的数据发送等各种运算处理；确认部111，利用被写入到缓冲器13中的测试数据，检测缓冲器13的异常；以及地址计算部112，计算在缓冲器13中写入向MPU10发送的数据的地址。
[0036]图5是表示第一实施方式的信息处理装置具备的缓冲器的结构的图。本实施方式中，缓冲器13如图5所示，具备:第1存储区域130，存储从MPU10向外部MPU11传送的数据；第2存储区域131，存储从外部MPU11向MPU10传送的数据；以及备份区域132，能够用于在第1存储区域130以及第2存储区域131中存储的数据的备份。
[0037]图6是表示第一实施方式的信息处理装置具备的寄存器的结构的图。本实施方式中，寄存器14如图6所示，具备:第1地址寄存器140，能够保存在第1存储区域130中存储有数据的区域的地址；第2地址寄存器141，能够保存在第2存储区域131中存储有数据的区域的地址；第1数据写寄存器142，能够保存对第1存储区域130的传送对象的数据的存储状态；第2数据写寄存器143，能够保存对第2存储区域131的传送对象的数据的存储状态；第1测试数据写寄存器144，能够保存测试数据的存储状态；第2测试数据写寄存器145，能够保存对第2存储区域131的测试数据的存储状态；缓冲器正常寄存器146，能够保存表示被外部MPU11写入的缓冲器13的异常检测结果(缓冲器13中没有检测出异常)的数据(本实施方式中是指“0N”)；以及缓冲器异常寄存器147，能够保存表示被外部MPU11写入的缓冲器13的异常检测结果(在缓冲器13中检测到异常)的数据(本实施方式中是指“ΟΝ”)。
[0038]接着，利用图3?图6，对在MPU10与外部MPU11间收发数据的处理进行说明。首先，对从MPU10向外部MPU11发送数据的处理进行说明。MPU10的运算部100，在从MPU10向外部MPU11发送数据的情况下，向缓冲器13的第1存储区域130中的由地址计算部103计算出的地址的区域写入数据。进而，运算部100将在第1存储区域130中写入了数据的区域的地址写入并保存于第1地址寄存器140，并且将表示对第1存储区域130写入了数据这一情况的数据(本实施方式中是指“0Ν”)写入并保存于第1数据写寄存器142。
[0039]外部MPU11的运算部110检测在第1