数据写入方法、存储器存储装置及存储器控制电路单元的制作方法【
技术领域:
】[0001]本发明涉及一种数据写入方法,且特别涉及一种数据写入方法、存储器存储装置及存储器控制电路单元。【
背景技术:
】[0002]数字相机、手机与MP3在这几年来的成长十分迅速,使得消费者对存储介质的需求也急速增加。由于可复写式非易失性存储器(rewritablenon-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性,最适于便携式电子产品,例如笔记型计算机。固态硬盘就是一种以快闪存储器作为存储介质的存储装置。因此,近年快闪存储器产业成为电子产业中相当热门的一环。[0003]对于快闪存储器装置,在存储一笔循序数据的时候,一般情况下,会将此笔循序数据连续写满多个物理抹除单元,再将此笔循序数据剩余的未能写满一个物理抹除单元的数据,写入至一个特定的物理抹除单元。当再进行多次写入此笔循序数据的写入操作时,会因为上述特定物理抹除单元的空间无法足够来存储此笔循序数据剩余的未能写满一个物理抹除单元的数据,而需要对此特定物理抹除单元进行合并操作。而在此合并操作中,会对此特定物理抹除单元进行抹除操作,进而使多次写入此笔循序数据的效率降低。经由本发明提供的数据写入方法,可增进多次写入循序数据的数据写入效率。【
发明内容】[0004]本发明提供一种数据写入方法、存储器存储装置及存储器控制电路单元,可减少合并操作的执行次数,进而增进循序数据的写入效率。[0005]本发明的一范例实施例提供一种数据写入方法,其用于控制可复写式非易失性存储器模块,其中可复写式非易失性存储器模块具有多个物理抹除单元,所述物理抹除单元被至少分组为一数据区与一闲置区,并且所述数据写入方法包括:配置多个逻辑单元,其中所述逻辑单元中的至少一第一逻辑单元映射至数据区中的至少一第一物理抹除单元,所述逻辑单元中的至少一第二逻辑单元映射至数据区中的至少一第二物理抹除单元,所述第一物理抹除单元存储有一第一数据且被第一数据写满,所述第二物理抹除单元存储有一第二数据且未被第二数据写满;从闲置区中选择至少一第三物理抹除单元并且判断所述至少一第二物理抹除单元的剩余空间是否小于阈值;若所述至少一第二物理抹除单元的剩余空间不小于阈值,发送第一写入指令序列,其中第一写入指令序列指示将第一数据写入至所述至少一第三物理抹除单元并且指示将第二数据写入至所述至少一第二物理抹除单元;以及若所述至少一第二物理抹除单元的剩余空间小于阈值,从闲置区中选择至少一第四物理抹除单元并且发送第二写入指令序列,其中第二写入指令序列指示将第一数据写入至所述至少一第三物理抹除单元并且指示将第二数据写入至所述至少一第二物理抹除单元与所述至少一第四物理抹除单元。[0006]在本发明的一范例实施例中,所述阈值等于所述至少一第二逻辑单元所存储的所述第二数据的数据长度。[0007]在本发明的一范例实施例中,所述数据写入方法还包括:从主机系统接收第一写入指令,其中所述第一写入指令指示将所述第一数据写入至所述至少一第一逻辑单元并且指示将所述第二数据写入至所述至少一第二逻辑单元;以及在接收到所述第一写入指令之后,从所述主机系统接收第二写入指令,其中所述第二写入指令指示将所述第一数据写入至所述至少一第一逻辑单元并且指示将所述第二数据写入至所述至少一第二逻辑单元,其中从所述闲置区中选择所述至少一第三物理抹除单元并且判断所述至少一第二物理抹除单元的所述剩余空间是否小于所述阈值的步骤是响应于所述第二写入指令而执行。[0008]在本发明的一范例实施例中,其中对于所述至少一第一物理抹除单元与所述至少一第三物理抹除单元的第一数据写入操作是属于连续写入操作,并且对于所述至少一第二物理抹除单元与所述至少一第四物理抹除单元的第二数据写入操作是属于随机写入操作。[0009]在本发明的一范例实施例中,其中所述至少一第二逻辑单元的数目与所述至少一第二物理抹除单元的数目皆大于1,并且所述数据写入方法还包括将每一所述至少一第二逻辑单元映射至所述至少一第二物理抹除单元的其中之一,其中每一所述至少一第二物理抹除单元存储所述第二数据的一部分。[0010]在本发明的一范例实施例中,其中此些第二物理抹除单元的其中的一第二物理抹除单元循序排序于所述至少一第一物理抹除单元之前,而此些第二物理抹除单元的其中的另一第二物理抹除单元循序排序于所述至少一第一物理抹除单元之后。[0011]在本发明的一范例实施例中,其中判断所述至少一第二物理抹除单元的所述剩余空间是否小于所述阈值的步骤包括判断每一所述至少一第二物理抹除单元的所述剩余空间是否小于分别对应于所述至少一第二物理抹除单元的所述阈值。若所述至少一第二物理抹除单元的其中之一的所述剩余空间小于所述至少一第二物理抹除单元的所述其中之一所对应的所述阈值,从所述闲置区中选择所述至少一第四物理抹除单元并且发送所述第二写入指令序列,其中所述第二写入指令序列指示将所述第一数据写入至所述至少一第三物理抹除单元并且指示将所述第二数据写入至所述至少一第二物理抹除单元与所述至少一第四物理抹除单元。[0012]本发明的一范例实施例提供一种存储器存储装置,其包括连接接口单元、可复写式非易失性存储器模块与存储器控制电路单元。连接接口单元用以电性连接至主机系统。可复写式非易失性存储器模块包括多个物理抹除单元。此些物理抹除单元被至少分组为数据区与闲置区。存储器控制电路单元电性连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以配置多个逻辑单元,其中此些逻辑单元中的至少一第一逻辑单元映射至所述数据区中的至少一第一物理抹除单元,此些逻辑单元中的至少一第二逻辑单元映射至所述数据区中的至少一第二物理抹除单元。所述至少一第一物理抹除单元存储有第一数据且被所述第一数据写满,所述至少一第二物理抹除单元存储有第二数据且未被所述第二数据写满。此外,所述存储器控制电路单元还用以从所述闲置区中选择至少一第三物理抹除单元并且判断所述至少一第二物理抹除单元的剩余空间是否小于阈值。若所述至少一第二物理抹除单元的所述剩余空间不小于所述阈值,所述存储器控制电路单元还用以发送第一写入指令序列,其中所述第一写入指令序列指示将所述第一数据写入至所述至少一第三物理抹除单元并且指示将所述第二数据写入至所述至少一第二物理抹除单元。以及,若所述至少一第二物理抹除单元的所述剩余空间小于所述阈值,所述存储器控制电路单元还用以从所述闲置区中选择至少一第四物理抹除单元并且发送第二写入指令序列,其中所述第二写入指令序列指示将所述第一数据写入至所述至少一第三物理抹除单元并且指示将所述第二数据写入至所述至少一第二物理抹除单元与所述至少一第四物理抹除单元。[0013]在本发明的一范例实施例中,所述存储器控制电路单元还用以从所述主机系统接收第一写入指令,其中所述第一写入指令指示将所述第一数据写入至所述至少一第一逻辑单元并且指示将所述第二数据写入至所述至少一第二逻辑单元。在接收到所述第一写入指令之后,所述存储器控制电路单元还用以从所述主机系统接收第二写入指令,其中所述第二写入指令指示将所述第一数据写入至所述至少一第一逻辑单元并且指示将所述第二数据写入至所述至少一第二逻辑单元。此外,从所述闲置区中选择所述至少一第三物理抹除单元并且判断每一所述至少一第二物理抹除单元的所述剩余空间是否小于所述阈值的步骤是所述存储器控制电路单元响应于所述第二写入指令而执行。[0014]在本发明的一范例实施例中,其中所述至少一第二逻辑单元的数目与所述至少一第二物理抹除单元的数目皆大于I。所述存储器控制电路单元还用以将每一所述至少一第二逻辑单元映射至所述至少一第二物理抹除单元的其中之一,其中每一所述至少一第二物理抹除单元存储所述第二数据的一部分。[0015]在本发明的一范例实施例中,该存储器控制电路单元还用以判断每一所述至少一第二物理抹除单元的所述剩余空间是否小于分别对应于所述至少一第二物理抹除单元的所述阈值。若所述至少一第二物理抹除单元的其中之一的所述剩余空间小于所述至少一第二物理抹除单元的所述其中之一所对应的所述阈值,所述存储器控制电路单元执行从所述闲置区中选择所述至少一第四物理抹除单元并且发送所述第二写入指令序列的操作。[0016]本发明的一范例实施例提供用于控制可复写式非易失性存储器模块的一种存储器控制电路单元。所述可复写式非易失性存储器模块包括多个物理抹除单元,并且此些物理抹除单元被至少分组为数据区与闲置区。所述存储器控制电路单元包括主机接口、存储器接口与存储器管理电路。主机接口用以电性连接至主机系统。存储器接口用以电性连接至所述可复写式非易失性存储器模块。存储器管理电路电性连接至所述主机接口与所述存储器接口。所述存储器管理电路用以配置多个逻辑单元,其中此些逻辑单元中的至少一第一逻辑单元映射至所述数据区中的至少一第一物理抹除单元,以及此些逻辑单元中的至少一第二逻辑单元映射至所述数据区中的至少一第二物理抹除单元。所述至少一第一物理抹除单元存储有第一数据且被所述第一数据写满,所述至少一第二物理抹除单元存储有第二数据且未被所述第二数据写满。所述存储器管理电路还用以从所述闲置区中选择至少一第三物理抹除单元并且判断所述至少一第二物理抹除单元的剩余空间是否小于阈值。若所述至少一第二物理抹除单元的所述剩余空间不小于所述阈值,所述存储器管理电路还用以发送第一写入指令序列,其中所述第一写入指令序列指示将所述第一数据写入至所述至少一第三物理抹除单元并且指示将所述第二数据写入至所述至少一第二物理抹除单元。以及,若所述至少一第二物理抹除单元的所述剩余空间小于所述阈值,所述存储器管理电路还用以从所述闲置区中选择至少一第四物理抹除单元并且发送一第二写入指令序列,其中所述第二写入指令序列指示将所述第一数据写入至所述至少一第三物理抹除单元并且指示将所述第二数据写入至所述至少一第二物理抹除单元与所述至少一第四物理抹除单元。[0017]在本发明的一范例实施例中,所述存储器管理电路还用以从所述主机系统接收第一写入指令,其中所述第一写入指令指示将所述第一数据写入至所述至少一第一逻辑单元并且指示将所述第二数据写入至所述至少一第二逻辑单元。在接收到所述第一写入指令之后,所述存储器管理电路还用以从所述主机系统接收第二写入指令,其中所述第二写入指令指示将所述第一数据写入至所述至少一第一逻辑单元并且指示将所述第二数据写入至所述至少一第二逻辑单元,并且其中从所述闲置区中选择所述至少一第三物理抹除单元并且判断每一所述至少一第二物理抹除单元的所述剩余空间是否小于所述阈值的步骤是所述存储器管理电路响应于所述第二写入指令而执行。[0018]在本发明的一范例实施例中,其中所述至少一第二逻辑单元的数目与所述至少一第二物理抹除单元的数目皆大于I。所述存储器管理电路还用以将每一所述至少一第二逻辑单元映射至所述至少一第二物理抹除单元的其中之一,其中每一所述至少一第二物理抹除单元存储所述第二数据的一部分。[0019]在本发明的一范例实施例中,所述存储器管理电路还用以判断每一所述至少一第二物理抹除单元的所述剩余空间是否小于分别对应于所述至少一第二物理抹除单元的所述阈值。若所述至少一第二物理抹除单元的其中之一的所述剩余空间小于所述至少一第二物理抹除单元的所述其中之一所对应的所述阈值,所述存储器管理电路执行从所述闲置区中选择所述至少一第四物理抹除单元并且发送所述第二写入指令序列的操作。[0020]基于上述,本发明可以在不需进行合并操作的情况下,写入多笔循序数据,进而增进数据写入的效率。[0021]为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。【附图说明】[0022]图1当前第1页1 2 3 4 5 6