一种数据传输系统及数据处理设备的制造方法
【技术领域】
[0001]本实用新型涉及数据传输技术领域，具体涉及一种数据传输系统及数据处理设备。
【背景技术】
[0002]在进行数据传输时，通常存在大批量数据需要在多台设备间进行快速交换传输的需求，尤其是在具有大量雷达信号需要处理的雷达信号处理、测试场景下，或者其他的具有大量数据需要进行交换传输的场景下；这就要求作数据交换传输的数据处理设备，具有较高的实时数据处理能力及较高的数据存储容量，同时也要求数据处理设备具有一定的灵活性和通用性。
[0003]目前数据处理设备主要通过数据传输系统实现数据交换传输；数据传输系统主要由多个数据交换端口和FPGA (Field Programmable Gate Array，现场可编程门阵列)芯片构成；数据交换端口外接有交换设备；FPGA芯片主要用于执行数据交换传输过程，FPGA芯片可通过任一数据交换端口接收来自与该数据交换端口连接的交换设备的数据，并根据FPGA芯片内置的交换路由表，将接收的数据转至需要该数据的其他数据交换端口，从而将接收的数据传输至与该其他数据交换端口相接的交换设备，实现数据在多台设备间的交换传输。
[0004]本实用新型的发明人研宄发现，目前数据传输系统中FPGA芯片主要根据内置程序执行数据交换传输，而FPGA芯片的内置程序主要根据需求定制设计，只能适用于特定的数据传输场景；一旦数据传输场景发生改变，则需要对设备进行返厂更新或重新开发，更改FPGA芯片内置的程序；可以看出，现有数据传输系统主要通过返厂更新或重新开发的方式更改FPGA芯片的内置程序，这种更改FPGA芯片内置程序的方式操作极为麻烦，使得数据传输系统的通用性较差。
【实用新型内容】
[0005]有鉴于此，本实用新型实施例提供一种数据传输系统及数据处理设备，以解决现有数据传输系统由于需要通过返厂更新或重新开发的方式更改FPGA芯片的内置程序，所导致的更改FPGA芯片内置程序的方式操作极为麻烦，使得数据传输系统的通用性较差的冋题。
[0006]为实现上述目的，本实用新型实施例提供如下技术方案:
[0007]一种数据传输系统，包括:
[0008]多个数据交换端口 ；
[0009]分别与所述多个数据交换端口相接，执行数据交换传输的第一 FPGA芯片；
[0010]与所述第一 FPGA芯片相接，加载有FPGA程序的第二 FPGA芯片；
[0011]分别与所述第一 FPGA芯片和第二 FPGA芯片相接，控制所述第二 FPGA芯片为所述第一 FPGA芯片加载所述FPGA程序的CPU。
[0012]其中，所述数据传输系统还包括:
[0013]与所述第二 FPGA芯片相接，为所述第二 FPGA芯片加载所存储的FPGA程序的第一FLASH控制器。
[0014]其中，所述数据传输系统还包括:
[0015]与所述第二 FPGA芯片相接，通过所述第二 FPGA芯片为所述CPU加载所存储的CPU程序的第二 FLASH控制器。
[0016]其中，所述数据传输系统还包括:
[0017]与所述第二 FPGA芯片相接的非易失性随机访问存储器NVRAM。
[0018]其中，所述数据交换端口为SFP光纤模块。
[0019]其中，所述数据传输系统还包括:
[0020]与所述第一 FPGA芯片相接，且数量与所述多个SFP光纤模块的数量一致的serdes信号转换器；
[0021]其中，所述第一 FPGA芯片通过一个serdes信号转换器与一个所述SFP光纤模块相接，一个所述SFP光纤模块对应一个serdes信号转换器。
[0022]其中，所述第二 FPGA芯片通过COMBUS总线与所述第一 FPGA芯片相接。
[0023]其中，所述CPU通过LOCALBUS总线与所述第一 FPGA芯片和所述第二 FPGA芯片相接。
[0024]其中，所述数据传输系统还包括:
[0025]与所述CPU相接的通信接口，所述通信接口外接有控制CPU发布控制指令的上位机；
[0026]与所述CPU相接的双倍速率同步动态随机存储器DDR。
[0027]本实用新型实施例还提供一种数据处理设备，包括上述所述的数据传输系统。
[0028]基于上述技术方案，本实用新型实施例提供的数据传输系统，包括多个数据交换端口 ；分别与所述多个数据交换端口相接，执行数据交换传输的第一 FPGA芯片；与所述第一 FPGA芯片相接，加载有FPGA程序的第二 FPGA芯片；分别与所述第一 FPGA芯片和第二FPGA芯片相接，控制所述第二 FPGA芯片为所述第一 FPGA芯片加载所述FPGA程序的CPU。通过设置第二 FPGA芯片作为第一 FPGA芯片加载FPGA程序的桥梁，在CPU控制第二 FPGA芯片为第一 FPGA芯片加载FPGA程序后，可实现第一 FPGA芯片内置FPGA程序的更新改变；使得第一 FPGA芯片在执行数据交换传输时，可根据不同的数据传输场景，通过第二 FPGA芯片和CPU实现相应FPGA程序的加载，在不同的数据传输场景中适用，如适用于不同的数据交互协议的数据传输场景。可以看出，本实用新型实施例提供的数据传输系统，通过第二 FPGA芯片和CPU的设置，可使得执行数据交换传输的第一 FPGA芯片在无需返厂更新或重新开发的情况下，实现便捷的第一 FPGA芯片内加载的FPGA程序的加载更新，使得数据传输系统可在不同数据传输场景中通用。
【附图说明】
[0029]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0030]图1为本实用新型实施例提供的数据传输系统的结构示意图；
[0031]图2为本实用新型实施例提供的数据传输系统的另一结构示意图；
[0032]图3为本实用新型实施例提供的数据传输系统的再一结构示意图；
[0033]图4为本实用新型实施例提供的数据传输系统的又一结构示意图；
[0034]图5为本实用新型实施例提供的数据传输系统的又另一结构示意图；
[0035]图6为本实用新型实施例提供的数据传输系统的又再一结构示意图。
【具体实施方式】
[0036]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0037]图1为本实用新型实施例提供的数据传输系统的结构示意图，参照图1，数据传输系统可以包括:多个数据交换端口 1，第一 FPGA芯片2，第二 FPGA芯片3和CPU (CentralProcessing Unit，中央处理器)4 ;
[0038]其中，第一 FPGA芯片2分别与多个数据交换端口 I相接，可用于执行数据交换传输；具体的，第一 FPGA芯片2可通过某一数据交换端口接收交换设备传输的数据，并根据内置的交换路由表，将接收的数据转发至其他数据交换端口，从而将数据传输至该其他数据交换端口相接的交换设备，实现数据在多设备间的交换；
[0039]第二 FPGA芯片3与第一 FPGA芯片2相接，第二 FPGA芯片3内加载有待加载至第一 FPGA芯片2的FPGA程序；
[0040]CPU4分别与第一 FPGA芯片2和第二 FPGA芯片3相接，可控制第二 FPGA芯片3为第一 FPGA芯片2加载所述FPGA程序；即CPU4可控制第二 FPGA芯片3将其内加载的FPGA程序加载入第一 FPGA芯片2中，实现第一 FPGA芯片2内存储的程序的更新改变；
[0041]本实用新型实施例可根据不同的数据传输场景或数据传输使用需求，在第二 FPGA芯片3内加载不同的FPGA程序，从而在CPU4控制第二 FPGA芯片3为第一 FPGA芯片2加载不同的FPGA程序后，实现第一 FPGA芯片2在不同的FPGA程序间的更新改变；
[0042]可选的，FPGA程序可以为数据传输系统所使用的数据交互协议，包括aurora，rapid1等数据交互协议。
[0043]本实用新型实施例提供的数据传输系统，包括多个数据交换端口 ；分别与所述多个数据交换端口相接，执行数据交换传输的第一 FPGA芯片；与所述第一 FPGA芯片相接，加载有FPGA程序的第二 FPGA芯片；分别与所述第一 FPGA芯片和第二 FPGA芯片相接，控制所述第二 FPGA芯片为所述第一 FPGA芯片加载所述FPGA程序的CPU。通过设置第二 FPGA芯片作为第一 FPGA芯片加载FPGA程序的桥梁，在CPU控制第二 FPGA芯片为第一 FPGA芯片加载FPGA程序后，可实现第一 FPGA芯片内置FPGA程序的更新改变；使得第一 FPGA芯片在执行数据交换传输时，可根据不同的数据传输场景，通过第二 FPGA芯片和CPU实现相应FPGA程序的加载，在不同的数据传输场景中适用，如适用于不同的数据交互协议的数据传输场景。可以看出，本实用新型实施例提供的数据传输系统，通过第二 FPGA芯片和CPU的设置，可使得执行数据交换传输的第一 FPGA芯片在无需返厂更新或重新开发的情况下，实现便捷的第一 FPGA芯片内加载的FPGA程序的加载更新，使得数据传输系统可在不同数据传输场景中通用。
[0044]进一步，本实用新型实施例可通过设置FLASH控制器为第二 FPGA芯片加载FPGA程序，实现不同FPGA程序在第二 FPGA芯片内的加载写入，为第二 FPGA芯片为第一 FPGA芯片加载不同的FPGA程序提供基础油于FLASH控制器具有擦写数据便捷的优点，因此可实现便捷的不同FPGA程序的变换写入。
[0045]图2为本实用新型实施例提供的数据传输系统的另一结构示意图，结合图1和图2所示，该数据传输系统还可以包括:第一 FLASH控制器5 ;
[0046]第一 FLASH控制器5与第二 FPGA芯片3相接，本实用新型实施例可在第一 FLASH控制器5内写入并存储FPGA程序，从而通过第一 FLASH控制器5为第二 FPGA芯片3加载所存储的FPGA程序，实现FPGA程序至第二 FPGA芯片3的加载。
[0047]可选的，本实用新型实施例也可通过FLASH控制器为CPU4加载CPU程序，为避免与第二 FPGA芯片3所加载程序的混淆，本实用新型实施例可设置与第一 FLASH控制器5不同的第二 FLASH控制器为CPU4加载CPU程序。
[0048]图3为本实用新型实施例提供