一种用于ATM机中出钞机芯中的冠字号识别模块的制作方法

本实用新型属于金融设备技术领域，具体涉及一种用于ATM机中出钞机芯中的冠字号识别模块。

背景技术：

随着社会的发展，人们对于现金的设备的要求也在不断提高。现有ATM设备中，取款机出钞机芯的主要任务就是完成钞票的出钞。而现在还需获得出钞钞票的冠字号，用作钞票真伪的凭证。这就对出钞机芯提出了新挑战，即如何去获得钞票的冠字号。如果为实现这个需求，将所有旧的出钞机芯完全替换为新机芯，也是一巨大的浪费。

目前出现的用于旧机芯的冠字号模块，采用的冠字号模块仅仅实现图像采集和图像传输功能，而最为复杂的冠字号识别由工控机完成，这样加大了工控机的负担，而且在极端情况下，可能会影响到工控机中其他程序的运行。

为了实现这个目的，可行一个方案就是基于旧有机芯设计一个冠字号模块，将出钞过程中的钞票进行图像采集、冠字号识别、结果上传等。这样就既利用了旧有的机芯也满足的现在的需求。

技术实现要素：

本实用新型的目的在于解决上述的技术问题而提供一种用于ATM机中出钞机芯中的冠字号识别模块。

为实现上述目的，本实用新型采用如下技术方案：

一种用于ATM机中出钞机芯中的冠字号识别模块，包括：

第一CIS传感器与第二CIS传感器，分别布置于出钞机芯的通道上下两侧，分别用于采集钞票的上面图像和下面图像；

FPGA器件，分别与所述第一CIS传感器与第二CIS传感器连接，用于控制所述第一CIS传感器与第二CIS传感器采集图像并将采集的图像数据传送到预设的存储器中；

CPU处理器，与所述FPGA器件连接，用于从所述存储器中获取所述图像数据，对钞票冠字号定位、识别，将识别结果存储到CPU处理器内存，并根据ATM工控机的指令将识别结果上传到ATM工控机。

所述预设的存储器是双口SRAM，DDR或者SDRAM、SRAM中的一种。

所述双口SRAM与FPGA器件、CPU处理器分别连接，由FPGA器件控制采集的图像数据存入双口SRAM中，CPU处理器从双口SRAM中读取图像数据，并完成识别。

所述DDR或者SDRAM、SRAM存储器与CPU处理器连接，所述FPGA器件控制采集的图像数据通过CPU处理器的总线传输到存储器中，CPU处理器从存储器中获取图像数据，根据获取的图像数据完成识别。

所述DDR或者SDRAM、SRAM存储器与FPGA器件连接，所述FPGA器件控制采集的图像数据存储于存储器中，然后再由CPU处理器通过FPGA器件读取存储器中的图像数据。

所述CPU处理器是ARM或DSP处理器。

所述CPU处理器具有USB接口，用于与所述ATM工控机连接，通过该USB接口接收ATM工控机的指令并上传冠字号识别结果以及冠字号图像给所述ATM工控机。

本实用新型通过采用冠字号模块独立实现图像采集、冠字号识别、结果上传至ATM工控机的全功能的实现方式，通过冠字号模块，完成冠字号识别，实现了基于旧有机芯的冠字号独立识别，将出钞过程中的钞票进行图像采集、冠字号识别、结果上传，既利用了旧有的机芯也满足的现在的需求。

附图说明

图1是本实用新型用于ATM机中出钞机芯中的冠字号识别模块与ATM工控机的连接原理图；

图2是本实用新型第一实施例ATM机中出钞机芯中的冠字号识别模块的结构图；

图3是本实用新型第二实施例ATM机中出钞机芯中的冠字号识别模块的结构图；

图4是本实用新型第三实施例ATM机中出钞机芯中的冠字号识别模块的结构图；

图5是本实用新型ATM机中出钞机芯中的冠字号识别模块与ATM工控机的交互流程图。

具体实施方式

下面，结合实例对本实用新型的实质性特点和优势作进一步的说明，但本实用新型并不局限于所列的实施例。

如图1所示，一种用于ATM机中出钞机芯中的冠字号识别模块，包括：

第一CIS传感器与第二CIS传感器，分别布置于出钞机芯的通道上下两侧，分别用于采集钞票的上面图像和下面图像；

FPGA器件，分别与所述第一CIS传感器与第二CIS传感器连接，用于控制所述第一CIS传感器与第二CIS传感器采集图像并将采集的图像数据传送到预设的存储器中；

CPU处理器，与所述FPGA器件连接，用于从所述存储器中获取所述图像数据，对钞票冠字号定位、识别，将识别结果存储到CPU处理器内存，并根据ATM工控机的指令将识别结果以及冠字号图像上传到ATM工控机。

其中，所述所述第一CIS传感器与第二CIS传感器的图像采集控制由FPGA器件时序实现，同时FPGA器件还完成将采集的数据传输到预设的存储器中，冠字号模块中CPU处理器从存储器中获取钞票的图像数据，首先进行钞票的冠字号定位，然后进行识别，识别结果先存储到CPU处理器内存中。在ATM工控机在判断ATM机出钞动作完成后，再从冠字号识别模块中读取先前存储的冠字号识别结果以及冠字号图像，从而实现了出钞过程中对冠字号识别。

本实用新型中，所述用于ATM机中出钞机芯中的冠字号识别模块，可以通过其CPU处理器与ATM工控机进行通讯连接，接收ATM工控机的指令进行工作、完成识别过程、上传识别结果并关闭。

本实用新型的用于ATM机中出钞机芯中的冠字号识别模块通过两个CIS传感器采集钞票的上面图像和下面图像，由CPU处理器进行识别，然后根据ATM工控机的指令将识别结果以及冠字号图像上传到ATM工控机，实现了在ATM机的出钞机芯中的冠字号识别，且该技术方案，无须重新更换设备机芯，只要将该ATM机中出钞机芯中的冠字号识别模块与ATM工控机连接后，即可实现，在用于现有ATM机中改造时，方便适用，且成体低。

其中，FPGA器件与所述第一CIS传感器与第二CIS传感器通过数据线连接，被识别的钞票从第一CIS传感器与第二CIS传感器间的钞票通道通过，由第一CIS传感器与第二CIS传感器分别采集钞票的上面图像和下面图像。

具体实现上，所述预设的存储器，可以是双口SRAM，也可以是DDR或者SDRAM、SRAM等。

当采用双口SRAM时，该双口SRAM与FPGA器件、CPU处理器分别连接，参见图2所示，此种情况下，由FPGA器件控制采集的图像数据存入双口SRAM中，而CPU处理器从双口SRAM中读取图像数据，并完成识别。

当采用DDR或者SDRAM、SRAM等时，该类存储器可以是直接与CPU处理器连接以实现本实用新型；参见图3所示，这种情况下，FPGA器件控制采集的图像数据通过CPU处理器的总线(如HPI总线)传输到存储器中，CPU处理器再从存储器中获取图像数据，并根据获取的图像数据完成识别；

当采用DDR或者SDRAM、SRAM等时，该类存储器可以是直接与FPGA器件连接而不与CPU处理器连接；参见图4所示，这种情况下，FPGA器件控制采集的图像数据存储于DDR或者SDRAM、SRAM等形式的存储器中，然后再由CPU处理器通过FPGA器件读取存储器中的图像数据。

本实用新型中，所述CPU处理器可以是ARM、DSP等处理器，具体不限。

本实用新型中，所述CPU处理器具有USB接口，可通过数据线实现与ATM工控机连接，接收ATM工控机的指令，启动冠字号识别模块，进行冠字号识别，上传冠字号识别结果以及冠字号图像给ATM工控机以及关闭冠字号识别模块。具体与ATM工控机的交互控制流程，见图5所示。

本实用新型的冠字号识别模块的基本工作流程以及模块与工控机之间的交互过程如下，参见图5所示；

1、ATM工控机根据交易需要，需要出钞机芯进行出钞时，通过命令启动冠字号模块；

2、冠字号模块启动后，开始采集图像，通知出钞机芯开始出钞；

3、模块的CPU处理器检测一张钞票是否采集完成；没有完成采集，则继续采集；如果采集完成则停止采集，并开始识别冠字号；

4、冠字号识别完成后，存储识别结果，并继续采集图像和识别冠字号；

5、出钞机芯完成出钞，ATM工控机通知冠字号识别模块完成识别，关闭冠字号识别功能；

6、ATM工控机通过USB口获取冠字号识别结果以及冠字号图像，从而完成一次交易流程的冠字号识别功能。

本实用新型的用于ATM机中出钞机芯中的冠字号识别模块通过两个CIS传感器采集钞票的上面图像和下面图像，由CPU处理器进行识别，然后根据ATM工控机的指令将识别结果以及冠字号图像上传到ATM工控机，实现了在ATM机的出钞机芯中的冠字号识别，且该技术方案，无须重新更换设备机芯，只要将该ATM机中出钞机芯中的冠字号识别模块与ATM工控机通过数据串口连接后，即可实现，在用于现有ATM机中改造时，方便适用，且成体低，易于推广。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。