介质处理装置的制造方法
【技术领域】
[0001 ]本发明涉及介质处理装置。
【背景技术】
[0002]作为对纸币等介质进行处理的介质处理装置之一，例如有纸币再利用(recycle)装置。纸币再利用装置具备:纸币鉴别机，其对从纸币出入款口投入的纸币的币种、编号和真伪等进行鉴别；按照币种类别收纳纸币的多个盒；以及暂时聚集所入款的纸币的池(pool)部等。例如，纸币再利用装置在入款时，将由纸币鉴别机进行鉴别后的纸币暂时聚集到池部，在所入款的纸币不包含假币的情况下，将聚集在池部的纸币收纳到与币种对应的盒中，另一方面，在所入款的纸币包含假币的情况下，将聚集在池部的纸币退还到纸币出入款口。此外，例如纸币再利用装置在出款时，根据顾客所指定的出款金额，从各盒取出纸币并暂时聚集到池部后，从纸币出入款口送出所聚集的纸币。这样，在纸币再利用装置中，将存入的纸币再利用为出款用的纸币。
[0003]在纸币再利用装置中，为了使得维护和故障时的修理变得容易，存在形成被分割为多个单元的构造的纸币再利用装置。例如，纸币再利用装置被单元化为包含纸币出入款口的“纸币出入款单元”、包含纸币鉴别机的“鉴别单元”、包含池部的“池单元”、和包含盒的“盒单元，，等。
[0004]此外，在单元化的纸币再利用装置中，存在以下的纸币再利用装置:按照每个单元搭载存储器，使得能够记录各单元的制造信息和实际运转性能等数据。此外，在按照每个单元搭载存储器的纸币再利用装置中，存在利用单一的CPU(Central Processing Unit:中央处理单元)控制多个单元的纸币再利用装置。
[0005]此外，在由CPU进行的存储器的访问控制中，大多使用串行通信，例如使用I2C(Inter-1ntegrated Circuit:内部集成电路，1-squared-C)标准或 SPI(SerialPeripheral Interface:串行外设接口)标准的串行通信。
[0006]在I2C标准中，用于进行对存储器的访问的地址由“设备地址”和“字地址”形成。此外，“设备地址”包含“设备代码”和“R/W请求” ο “设备地址”根据存储器的容量，包含“从属地址”和“页面地址”的双方或一方。设备地址为8位，设备代码为4位，R/W请求为I位。R/W请求在写请求的情况下被设定为“O”，在读请求的情况下被设定为“I”。8位的设备地址中的3位能够由从属地址和页面地址进行使用。
[0007]在12C标准中，存储容量与从属地址、页面地址以及字地址的各地址的位数之间的对应关系如图1所示。图1是示出I2C标准中的各地址的位数的图。在I2C标准中，在控制对象为串行EEPROM(Electrically Erasable Programmable Read-Only Memory:电可擦除可编程只读存储器)的情况下，设备代码一律被设定为“1010”。与此相对，例如在控制对象的存储器的容量为Ik字节的情况下，从属地址由3位形成、页面地址由O位形成、字地址由8位形成，另一方面，在控制对象的存储器的容量为IM字节的情况下，从属地址由2位形成、页面地址由I位形成、字地址由16位形成。这样，将从属地址、页面地址以及字地址的各地址的位数(即，地址的格式)与存储器的容量进行了关联。以下，有时将容量为Ik字节的存储器称作“lk存储器”、容量为IM字节的存储器称作“1M存储器”。
[0008]此外，I2C标准的通信序列如以下所示。图2和图3是示出I2C标准的通信序列的一例的图。图2示出控制对象为Ik存储器的情况下的通信序列，图3示出控制对象为IM存储器的情况下的通信序列。CPU处于主设备侧，存储器处于从设备侧。
[0009]S卩，如图2所示，在控制对象为Ik存储器的情况下，首先CHJ接着I位的启动条件(ST)，输出8位的设备地址。8位的设备地址由表示控制对象是串行EEPROM的“1010”这4位的设备代码、指定访问对象的存储器的3位的从属地址、和I位的R/W请求形成。接着，CPU在接收到针对设备地址的ACK位时，输出指定存储器上的地址的8位的字地址。然后，CPU在接收到针对字地址的ACK位时，输出8位的数据。进而，CPU在接收到针对数据的ACK位时，输出停止条件(SP)。通过这一系列的序列，在通过3位的从属地址指定的Ik存储器中，在通过8位的字地址指定的区域中，进行8位的数据的写或读。以下，有时将由4位的特定的设备代码(例如“1010”)、3位的从属地址、I位的R/W请求和8位的字地址形成的地址，即用于正确地访问Ik存储器的地址称作“lk存储器用地址”。
[0010]此外，如图3所示，在控制对象为IM存储器的情况下，首先CPU接着I位的启动条件(ST)，输出8位的设备地址。8位的设备地址由表示控制对象是存储器的“1010”这4位的设备代码、指定访问对象的存储器的2位的从属地址、I位的页面地址和I位的R/W请求形成。接着，CPU在接收到针对设备地址的ACK位时，输出指定存储器上的地址的16位的字地址中的前8位(以下有时称作“前半字地址”)。然后，CPU在接收到针对前半字地址的ACK位时，输出16位的字地址中的后8位(以下有时称作“后半字地址”)。继而，CPU在接收到针对后半字地址的ACK位时，输出8位的数据。进而，CPU在接收到针对数据的ACK位时，输出停止条件(SP)。通过这一系列的序列，在通过2位的从属地址指定的IM存储器中，在通过16位的字地址指定的区域中，进行8位的数据的写或读。以下，有时将由4位的特定的设备代码(例如“1010”)、2位的从属地址、I位的页面地址、I位的R/W请求和16位的字地址形成的地址，即用于正确地访问IM存储器的地址称作“1M存储器用地址”。
[0011]【专利文献I】日本特开2010-061371号公报
[0012]【专利文献2】日本特开2009-205411号公报
[0013]【专利文献3】日本特开2002-236611号公报
[0014]如上所述，在I2C标准中，从属地址、页面地址和字地址的各地址的位数按照每个存储器的容量而不同。例如，为了正确地访问Ik存储器，从属地址为3位、页面地址为O位、字地址为8位，相对于此，为了正确地访问IM存储器，从属地址为2位、页面地址为I位、字地址为16位。即，为了正确地访问Ik存储器，需要Ik存储器用地址，为了正确地访问IM存储器，需要IM存储器用地址。因此例如，在用Ik存储器用地址访问IM存储器时，由于字地址的位数差异等，在IM存储器中，导致误识别对数据进行写或读的地址。
[0015]因此，在单元化的纸币再利用装置中，在伴随每个单元的维护、或每个单元的修理和更换，各单元所搭载的存储器的容量在单元之间变为不同的情况下，以往，由单一的CPU执行访问某个特定容量的存储器的程序时，难以正确地访问多个存储器。例如，在纸币再利用装置内混合存在搭载Ik存储器的旧单元和搭载IM存储器的新单元时，以往，需要变更为能够识别所搭载的存储器的程序，或者需要搭载两个CPU，一个CPU执行形成Ik存储器用地址的程序，另一个CPU执行形成IM存储器用地址的程序。换言之，以往，在单元化的纸币再利用装置中，在单一的CPU的情况下，难以没有程序变更地，将搭载Ik存储器的多个旧单元的一部分更换为搭载IM存储器的新单元。因此，以往即使在新规格的纸币再利用装置与旧规格的纸币再利用之间共享单元，在两者之间，存储器的容量不同的情况下，也产生了如下状况:难以没有程序变更地，直接用单一的CHJ进行单元单位的更换。因此，需要防备维护或故障时的修理等，准备新规格的单元和旧规格的单元的双方。
【发明内容】
[0016]公开的技术是鉴于上述情况而完成的，其目的在于由单一的CPU对多个单元分别搭载的容量相互不同的多个存储器进行访问。
[0017]在公开的方式中，介质处理装置具有多个单元、多个存储器、单一的CPU和转换器。所述多个存储器分别搭载于所述多个单元，且包含第一容量的第一存储器、和与所述第一容量不同的第二容量的第二存储器。所述单一的CPU经由I2C总线，对所述多个存储器进行访问。在