一种基于可调幅度编码器的远距离数据信息传输系统的制作方法

本实用新型涉及数据传输技术领域，更具体地说，本实用涉及一种基于可调幅度编码器的远距离数据信息传输系统。

背景技术：

在某远距离测试任务中，需要使用数据采集编码器采集多路高速模拟量信号，并将这些信号实时地回传给地面测试台进行数据检测与处理，由于此任务测试环境特殊，测试员不可近距离测试，因此需要将数据在远距离的情况下高速地回传给地面测试台进行数据处理。基于此任务中使用的电缆网所处的环境较为恶劣，周围电磁干扰大，对于传统的并行线传输，虽然传输速率可以满足任务要求，但由于需要较多接口数据线，在这种传输速率高且环境恶劣的情况下会导致数据质量严重下降；pecl速率虽然也满足此次任务要求，但其接口电平并不与标准逻辑兼容；而rs422和rs485的数据传输速率明显不能满足任务要求，因此选用lvds技术作为本次设计的解决方案。

技术实现要素：

为了克服现有技术的上述缺陷，本实用新型针对数据在高速远距离传输过程中可靠性低的问题提供一种基于可调幅度编码器的远距离数据信息传输系统，加高效快速地处理数据，提高数据传输的可靠性。

为实现上述目的，本实用新型提供如下技术方案：

一种基于可调幅度编码器的远距离数据信息传输系统，包含数据采集编码器、地面测试台和上位机，所述数据采集编码器通过地面测试台连接上位机，其中，数据采集编码器，用于采集高速模拟量信号，地面测试台，用于接收上位机下发的指令并转发给数据采集编码器且接收数据采集编码器回传的数据；

所述数据采集编码器包含高速数据采集模块、第一fpga模块、驱动器模块、lvds编码器、485接收器，所述速数据采集模块的输出端连接第一fpga模块的输入端，所述第一fpga模块的输出端连接驱动器模块的输入端，所述驱动器模块的输出端连接lvds编码器的输入端，所述485接收器的输出端连接第一fpga模块的输入端；

所述地面测试台包含可调幅度均衡器、lvds解码器、第二fpga模块、pci9051模块、485发送器，所述lvds编码器的输出端可调幅度均衡器的输入端，可调幅度均衡器的输出端连接lvds编码器的输入端，所述lvds编码器的输出端连接第二fpga模块输入端，所述第二fpga模块通过pci9051模块连接上位机，所述第二fpga模块的输出端连接485发送器的输入端，所述485发送器的输出端连接485接收器的输入端；

所述可调幅度均衡器包括可调幅度均衡电路；所述可调幅度均衡电路，用

于通过改变控制电压使pin二极管在不同电压下的内阻值发生改变，调节射频信号幅频响应曲线的斜率；所述第一输入端口通过第三电容与所述可调幅度均衡电路相连，所述可调幅度均衡电路通过第六电容与第二输出端口相连。

作为本实用新型一种基于可调幅度编码器的远距离数据信息传输系统的进一步优选方案，所述可调幅度均衡电路包括二极管供电端口、第一调节电压端口、第二调节电压端口、第一电感、第二电感、第三电感、第四电感、第一二极管、第二二极管、第三二极管、第五电容、第九电容和第十电容；所述第一二极管和第二二极管的共阳极节点通过第三电容与所述第一输入端口相连；所述二极管供电端口通过第一电感，与第一二极管和第二二极管的共阳极节点相连，所述二极管供电端口用于为第一二极管、第二二极管、第三二极管提供5v控制电压；所述第二二极管的阴极通过第九电容接地；所述第一调节电压端口，通过第二电感，与第一二极管的阴极和第五电容的公共节点相连；

所述第二二极管的阴极和所述第三二极管的阳极之间通过第四电感相连；所述第三二极管的阳极通过第十电容接地；所述第二调节电压端口通过第三电感，与第五电容和第三二极管的阴极之间的公共节点相连；所述第三电感、第五电容和第三二极管的阴极之间的公共节点通过第六电容与第二输出端口直接相连。

作为本实用新型一种基于可调幅度编码器的远距离数据信息传输系统的进一步优选方案，所述vds编码器的芯片型号为gm8223。

作为本实用新型一种基于可调幅度编码器的远距离数据信息传输系统的进一步优选方案，所述lvds解码器的芯片型号为gm8224。

本实用新型的技术效果和优点：

1、本实用新型数据采集编码器采集高速模拟量信号，地面测试台接收上位机下发的指令并转发给数据采集编码器且接收数据采集编码器回传的数据，采用4段60m，共240m的平衡双绞导线连接数据采集编码器与地面测试台，数据采集编码器以500mb/s的码率向地面测试台发送lvds数据，更加高效快速地处理数据，提高数据传输的可靠性；

2、本实用新型针对数据在高速远距离传输过程中可靠性低的问题，在硬件电路上采用了信号调理技术，对lvds信号进行均衡和预（去）加重处理，加入了一种新型8b/10b编解码的优化方式，极大地增强了传输链路的可靠性，lvds数据能够以500mb/s的传输速率在240m的平衡双绞导线上实现无误码传输；

3、本实用新型的可调幅度均衡器能够通过控制电压调整变频系统中射频信号幅频响应曲线斜率；用pin二极管替代均衡器网络中的电阻，能够对不同幅频响应曲线进行均衡；可在正负斜率之间调整幅频响应曲线增益。

附图说明

图1为本实用新型整体结构原理图；

图2是本实用新型数据采集编码器的结构原理图；

图3是本实用新型地面测试台的结构原理图；

图4是本实用新型可调幅度均衡器的电路图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型提供了一种基于可调幅度编码器的远距离数据信息传输系统，如图1所示，包含数据采集编码器、地面测试台和上位机，所述数据采集编码器通过地面测试台连接上位机，其中，数据采集编码器，用于采集高速模拟量信号，地面测试台，用于接收上位机下发的指令并转发给数据采集编码器且接收数据采集编码器回传的数据。本实用新型采用4段60m，共240m的平衡双绞导线连接数据采集编码器与地面测试台，数据采集编码器以500mb/s的码率向地面测试台发送lvds数据，通过测试台回读的数据的正确性验证此方案的可行性与可靠性。

如图2所示，所述数据采集编码器包含高速数据采集模块、第一fpga模块、驱动器模块、lvds编码器、485接收器，所述速数据采集模块的输出端连接第一fpga模块的输入端，所述第一fpga模块的输出端连接驱动器模块的输入端，所述驱动器模块的输出端连接lvds编码器的输入端，所述485接收器的输出端连接第一fpga模块的输入端。

如图3所示，所述地面测试台包含可调幅度均衡器、lvds解码器、第二fpga模块、pci9051模块、485发送器，所述lvds编码器的输出端可调幅度均衡器的输入端，可调幅度均衡器的输出端连接lvds编码器的输入端，所述lvds编码器的输出端连接第二fpga模块输入端，所述第二fpga模块通过pci9051模块连接上位机，所述第二fpga模块的输出端连接485发送器的输入端，所述485发送器的输出端连接485接收器的输入端。

针对数据在高速远距离传输过程中可靠性低的问题，在硬件电路上采用了信号调理技术，对lvds信号进行均衡和预（去）加重处理，加入了一种新型8b/10b编解码的优化方式，极大地增强了传输链路的可靠性，lvds数据能够以500mb/s的传输速率在240m的平衡双绞导线上实现无误码传输。

如图4所示，所述可调幅度均衡器包括可调幅度均衡电路；所述可调幅度

均衡电路，用于通过改变控制电压使pin二极管在不同电压下的内阻值发生改变，调节射频信号幅频响应曲线的斜率；所述第一输入端口p1通过第三电容c3与所述可调幅度均衡电路相连，所述可调幅度均衡电路通过第六电容c6与第二输出端口p2相连；

所述可调幅度均衡电路包括二极管供电端口p3、第一调节电压端口p4、第二调节电压端口p5、第一电感l1、第二电感l2、第三电感l3、第四电感l4、第一二极管d1、第二二极管d2、第三二极管d3、第五电容c5、第九电容c9和第十电容c10；所述第一二极管d1和第二二极管d2的共阳极节点通过第三电容c3与所述第一输入端口p1相连；所述二极管供电端口p3通过第一电感l1，与第一二极管d1和第二二极管d2的共阳极节点相连，所述二极管供电端口p3用于为第一二极管d1、第二二极管d2、第三二极管d3提供5v控制电压；所述第二二极管d2的阴极通过第九电容c9接地；所述第一调节电压端口p4，通过第二电感l2，与第一二极管d1的阴极和第五电容c5的公共节点相连；

所述第二二极管d2的阴极和所述第三二极管d3的阳极之间通过第四电感l4相连；所述第三二极管d3的阳极通过第十电容c10接地；所述第二调节电压端口p5通过第三电感l3，与第五电容c5和第三二极管d3的阴极之间的公共节点相连；所述第三电感l3、第五电容c5和第三二极管d3的阴极之间的公共节点通过第六电容c6与第二输出端口p2直接相连。

为了积极响应进口电子元器件国产化的需求，支持“中国芯”工程的发展，同时避免出现进口电子元器件由于停产、禁运的断档问题以及对芯片插入木马等的安全问题，本实用新型放弃了传统设计中使用进口的lvds串行器和解串器，经过对比多家国内芯片厂商的lvds接口产品，选定了符合本实用新型要求的成都振芯的lvds编码器gm8223以及lvds解码器gm8224。

由于趋肤效应和介质损耗，高速lvds信号在电缆传输中会有所衰减，两者导致的信号衰减分别正比于传输频率的平方根和传输速率，尤其是在高速远距离传输过程中，电缆传输中的衰减更是产生信号不稳定的主要原因。本设计为了保证数据的传输质量，采用了针对500mb/s传输速率和240m远距离的信号调理技术，通过对信号的均衡和预(去)加重，以达到设计要求。

gm8223编码器接收来自fpga的10位并行的ttl数据信号和一路ttl时钟信号，将其转化为1对lvds串行数据信号输出到串行数字电缆驱动器lmh0002，gm8223串行传输速率在100mb/s~660mb/s之间。

lmh0002驱动器的数据传输速率可以达到1.485gb/s，可以将gm8223输出的差分电压提升，从而有效地增加了数据在传输线上的传输距离。信号由lmh0002的输出端输出后经过lvds平衡双绞线传向lmh0044的接收端。

lvds信号通过线缆和连接器传输至lmh0044可调幅度均衡器，lmh0044具有208mw的低功耗和极低抖动性的特性，其内部包含一个多级自适应滤波器，lvds差分信号从输入端输入后，首先通过多级自适应滤波器对信号进行滤波，然后进入自偏置恢复电路对信号进行完全恢复后发送至输出驱动模块并产生自动均衡控制（aec）信号，aec信号用于反馈设置自适应滤波器的增益和带宽，之后内部的载波检测模块产生载波检测信号并发送给输出驱动模块，最后输出驱动模块经过综合后将信号通过输出管脚输出并传送至gm8224解码器进行解码。

gm8224解码器利用了数据与时钟恢复技术，可以将串行输入的高速lvds信号解码为10位并行数据和1路时钟信号，其串行传输速率在100mb/s~660mb/s之间。

最后应说明的几点是：首先，在本申请的描述中,需要说明的是,除非另有规定和限定,术语“安装”、“相连”、“连接”应做广义理解,可以是机械连接或电连接,也可以是两个元件内部的连通,可以是直接相连,“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变，则相对位置关系可能发生改变；

其次：本实用新型公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计，在不冲突情况下，本实用新型同一实施例及不同实施例可以相互组合；

最后：以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。