一种采用非对称MOS管的静态随机存储器单元的制作方法与工艺

本发明关于一种静态随机存储器单元，特别是关于一种采用非对称MOS管的静态随机存储器单元。

背景技术：
静态随机存取存储器（SRAM）常被用于计算机系统中暂时存储数据。只要持续有电源提供，SRAM可保持其存储状态而不需要任何数据更新的操作。SRAM装置包括由“单元”组成的阵列，每个单元可存储一“位”数据。典型的SRAM单元可包括两个交叉藕接的反相器以及藕接反相器至两条互补位线的两个存取晶体管。两个存取晶体管是由字线控制以选择读或写操作所需的单元。在读取操作时，存取晶体管导通，以允许保留在交叉藕接的反相器的储存节点的电荷可通过位线与互补位线读取。在写入操作时，存取晶体管导通并且位线或互补位线的电压提高至一定程度的电压水平，以决定单元的存储状态。图1为传统的六晶体管静态随机存取存储器的结构图。图1中，传统的六晶体管静态随机存取存储器包括PMOS晶体管P1与P2以及NMOS晶体管N1、N2、N3与N4。其中PMOS晶体管P2的漏极藕接至NMOS晶体管N2的漏极，PMOS晶体管P1的漏极藕接至NMOS晶体管N1的漏极，NMOS晶体管N2与N1的源极藕接至一互补电压源，如接地或Vss，PMOS晶体管P2的栅极与NMOS晶体管N2的栅极藕接至一储存节点V1，储存节点V1还藕接至PMOS晶体管P1与NMOS晶体管N1的漏极，PMOS晶体管P1的栅极与NMOS晶体管N1的栅极藕接至一储存节点V2，该储存节点V2还藕接至PMOS晶体管P2与NMOS晶体管N2的漏极，NMOS晶体管N3藕接储存节点V1至一位线BL，NMOS晶体管N4藕接储存节点V2至一互补位线/BL，NMOS晶体管N3与N4的栅极都由字线WL控制。当进行“写”操作时，字线WL为高电平，此时NMOS晶体管N3、N4导通，以写入“1”为例，此时位线BL为“1”，互补位线/BL为“0”，则第一节点V1为“1”，由此使得P2截止且N2导通，而N2导通会导致其漏极节点V2趋向互补电源（地或VSS），这与N4导通导致第二节点V2为“0”相符，V2趋向低电平进而使得N1截止且P1导通，而P1导通会导致其漏极节点V1趋向正电源，这与N3导通导致第一节点V1为“1”相符，这种正反馈使得第一节点V1稳固为“1”，“1”信息就被写入SRAM单元；而当进行“读”操作时，字线WL为高电平，NMOS晶体管N3、N4导通，位线BL与互补位线/BL预充电，SRAM单元信息则通过位线BL与互补位线/BL及外接的灵敏差分放大器读出。然而上述传统六晶体管静态随机存储器却存在如下缺点：由于采用对称MOS管，读写裕量较小，当Vdd电压较低、字线/位线电压之高电平较低，或者字线/位线低电压较高，可能会导致写入失败或读出失败。综上所述，可知先前技术的静态随机存储器存在读写裕量小的问题，因此实有必要提出改进的技术手段，来解决此一问题。

技术实现要素：
为克服上述现有技术的静态随机存取存储器存在的读写裕量小的缺点，本发明的主要目的在于提供一种采用非对称MOS管的静态随机存取存储器单元，通过采用非对称MOS管，使得静态随机存储器在写入时因上拉比减小而写入裕量增加，在读出时因单元比增大而读出裕量增加，实现了提高读写裕量的目的。为达上述及其它目的，本发明一种采用非对称MOS静态随机存取存储器，该静态随机存取存储器单元包括2个PMOS管和4个NMOS管，其中，每个NMOS管均采用非对称的MOS管。进一步地，该非对称的MOS管采用非对称轻掺杂漏极注入技术获得。可选地，该非对称的MOS管采用非对称间隔技术获得。进一步地，通过调整参数，使该非对称的MOS管的漏源电流大于源漏电流，并获得尽量大的漏源电流。进一步地，该非对称MOS管的静态随机存储器单元包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管，该第二PMOS晶体管的漏极耦接至该第二NMOS晶体管的漏极形成第二储存节点，该第一PMOS晶体管的漏极藕接至该第一NMOS晶体管的漏极形成第一储存节点，该第二NMOS晶体管与该第一NMOS管的源极耦接至一互补电压源,该第一PMOS管、该第二PMOS管源极接正电源，该第二PMOS晶体管的栅极与该第二NMOS晶体管的栅极耦接至该第一储存节点，该第一储存节点还耦接至该第三NMOS晶体管的漏极，该第一PMOS晶体管的栅极与该第一NMOS晶体管的栅极耦接至该第二储存节点，该第二储存节点还耦接至该第四NMOS晶体管的漏极，该第三NMOS晶体管耦接该第一储存节点至一位线，该第四NMOS晶体管耦接该第二储存节点至一互补位线，该第三NMOS晶体管与第四NMOS管的栅极都由字线控制，该第一NMOS管、该第二NMOS管、第三NMOS管及第四NMOS管均采用非对称MOS管。进一步地，当该些非对称NMOS顺接时,漏源电流大等效地使得顺接时的等效宽长比增加,当非对称NMOS反接时，源漏电流小等效地使得反接时的等效宽长比减小。进一步地，在写入时，因非对称NMOS管第三NMOS管或第四NMOS管顺接而等效宽长比增大，该静态随机存储器单元的上拉比变小从而使得写入时中间节点“0”电平的电压变低而增加写入裕量。进一步地，读出时，因非对称NMOS管第三NMOS管或第四NMOS管反接而等效宽长比减小，该静态随机存储器单元的单元比增加使得读出时中间节点“0”电平的电压下降而增加读出裕量。进一步地，该静态随机存储器单元的位线、互补位线、电源、互补电源均在第三金属层垂直走线。进一步地，该静态随机存储器单元的字线在第二金属层水平走线。与现有技术相比，本发明一种采用非对称MOS管的静态随机存储器单元通过采用非对称MOS管，使得静态随机存储器在写入时因上拉比减小而写入裕量增加，在读出时因单元比增大而读出裕量增加。附图说明图1为现有技术一种六晶体管静态随机存取存储器的电路结构图；图2及图3为本发明一种采用非对称MOS管的静态随机存储器单元写入/读出时的电路结构图；图4为本发明中所采用的非对称MOS管的结构示意图；图5为本发明之采用非对称MOS管的静态随机存储器的布线图。具体实施方式以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。图2及图3为本发明一种采用非对称MOS管的静态随机存取存储器单元较佳实施例写入/读出时的电路结构图。如图2及图3所示，本发明一种采用非对称MOS管的静态随机存取存储器包括PMOS晶体管P1与P2以及非对称NMOS晶体管N1、N2、N3与N4。其中PMOS晶体管P2的漏极藕接至NMOS晶体管N2的漏极形成第二储存节点V2，PMOS晶体管P1的漏极藕接至NMOS晶体管N1的漏极形成第一储存节点V1，NMOS晶体管N2与N1的源极藕接至一互补电压源，如接地或Vss，PMOS管P1、P2源极接正电源，PMOS晶体管P2的栅极与NMOS晶体管N2的栅极耦接至第一储存节点V1，第一储存节点V1还耦接至NMOS晶体管N3的漏极，PMOS晶体管P1的栅极与NMOS晶体管N1的栅极耦接至第二储存节点V2，第二储存节点V2还耦接至NMOS晶体管N4的漏极，NMOS晶体管N3耦接第一储存节点V1至一位线BL，NMOS晶体管N4耦接第二储存节点V2至一互补位线BLb，NMOS晶体管N3与N4的栅极都由字线WL控制，以上NMOS管N1/N2/N3/N4均采用非对称MOS管。根据现有技术的分析不难得知，写入时，P1/N1、P2/N2要形成正反馈，采用对称MOS管，虽然方便连接和布线，但是很多参数不能兼顾或优化，因此，本发明中的N1/N2/N3/N4均采用非对称MOS管，图4为本发明中所采用的非对称MOS管的结构示意图，采用非对称LDD（LightlyDppedDrain:轻掺杂漏极）注入技术、非对称间隔（Spacer）等可以获得非对称MOS管，调整参数使得漏源电流Ids>Isd（源漏电流）并获得尽量大的漏源电流Ids，即漏极D和源极S不能随意交换，当非对称NMOS顺接时即电流由漏极流向源极时,Ids大等效地使得顺接时的等效宽长比增加,当非对称NMOS反接时即电流由源极流向漏极时,Isd小等效地使得反接时的等效宽长比减小,在写入时因非对称NMOS管N3或N4顺接而等效宽长比增大，SRAM的上拉比（Pull－upRation：P管宽长比/传输NMOS管N3或N4的宽长比）变小从而使得写入时中间节点“0”电平的电压变低而达到写入裕量的增加；读出时因非对称NMOS管N3或N4反接而等效宽长比减小,且下拉非对称NMOS管顺接而等效宽长比增加,SRAM的单元比（CellRatio：下拉NMOS管宽长比/传输NMOS管N3或N4的宽长比）增加使得读出时中间节点“0”电平的电压下降从而达到读出裕量的增加。读出时，如图3所示，位线BL和互补位线BLb被预充电至Vdd，当该单元被选中时，字线WL被置高，若存储信息为“1”，即第一储存节点V1电压为“1”而第二储存节点V2电压为“0”，则N4导通，从而BLb上有电流流动，此电流对N4来说是Isd，而对N2来说是Ids，Ids>Isd，N2顺接,其等效宽长比增加,N4反接,其等效宽长比减小,SRAM的单元比(WN2/LN2)/(WN4/LN4)等效增大，这导致中间节点即第二存储节点V2的“0”电平电压变低，从而在外界条件恶化时也保证该存储节点是低电平，故容易读出，该电流经读出放大器放大后形成与存储信息对应的高电平输出，若存储信息为“0”，即第一储存节点V1电压为“0”而第二储存节点V2电压为“1”，则N3导通，从而BL上有电流流动，由于N1、N3采用了非对称MOS管，此电流对N3来说是Isd，而对N1来说是Ids，Ids>Isd，N1顺接,等效地增大了宽长比,N3反接,其等效宽长比减小,SRAM的单元比(WN1/LN1)/(WN3/LN3)等效增大，这导致中间节点即第一存储节点V1的“0”电平电压变低，从而在外界条件恶化时也保证该存储节点是低电平，故容易读出，该电流经读出放大器放大后形成与存储信息对应的低电平输出。因此，不论存储信息情况，采用非对称MOS管因单元比较采用对称MOS管时大，这导致中间节点的“0”电平电压更低，从而更容易读出存储信息，或者在条件恶化时能正常读出，亦即提高了读出裕量。写入时，如图2所示，若需要写入“1”，即位线BL="1"而BLb="0"，字线WL拉高，非对称MOS管N4顺接导通，导通电流为Ids，该Ids相对于采用对称MOS管时大，其等效宽长比增加，而作为负载的PMOS管P1电流不变，上拉比(WP2/LP2)/(WN4/LN4)变小，中间节点即第二存储节点V2的“0”电平电压变低，从而保证在外接条件变化时，该节点能可靠被认为是低电平“0”，写入更可靠即增加了写入裕量；同理，由于电路的对称性，写入“0”时，采用非对称MOS管一样具有前述特点。可见，采用非对称MOS管由于可以有效减小上拉比使得中间节点的“0”电平电压降低，从而实现增加写入裕量。图5为本发明之采用非对称MOS管的静态随机存储器的布线图，位线BL、BLb、电源Vdd、Vss均在金属层3（Metal3）垂直走线，而字线WL在金属层2（Metal2）水平走线，非常便于组阵和避免交叉耦合。可见，本发明一种采用非对称MOS管的静态随机存储器单元通过采用非对称MOS管，使得静态随机存储器在写入时因上拉比减小而更容易写入，增加了写入裕量，在读出时单元比增加而更容易读出存储信息，提高了读出裕量。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。