阻变存储器逻辑运算阵列的操作方法、装置及设备与流程

本发明实施例涉及电子技术领域，尤其涉及一种阻变存储器逻辑运算阵列的操作方法、装置及设备。

背景技术：

传统的计算机采用冯诺依曼架构，此结构中计算和存储分离，分别由中央处理器(Central Processing Unit，简称CPU)和存储器完成。随着科技的发展，CPU和存储器的速度和容量飞速提高，但用于传输数据的总线速度的提升却有限，这就造成了传输瓶颈，我们称为冯诺依曼瓶颈，即存储墙。因此，我们希望能将计算与存储在同一器件或是电路中完成，实现信息存储和计算的融合，提高速度和效率。而阻变存储器(Resistive Random Access Memory，简称RRAM)作为下一代极具潜力的非易失性存储器，它能在电脉冲的作用下实现高阻和低阻间的可逆转换，高低电阻状态用来存储“0”和“1”。

现有技术中(CN 102882514 A)将与逻辑电路进行了扩展，成为计算阵列。基本电路是通过引入辅助输入段和比较器来实现逻辑操作。但是实现计算的操作方法较为复杂，而且计算结果仍需输出到专门的外存进行存储。

技术实现要素：

本发明实施例提供一种阻变存储器逻辑运算阵列的操作方法、装置及设备，以克服现有技术中阻变存储器只用来做运算，运算结果需输出到外存进行存储的问题。

第一方面，本发明实施例提供一种阻变存储器逻辑运算阵列的操作方法，包括：

将逻辑运算阵列中至少一组逻辑运算单元的第一场效应晶体管开关打开，将所述逻辑运算单元的第二场效应晶体管开关关闭，并将所述逻辑运算单元的第三阻变存储器置于存储位写入电压；分别向所述逻辑运算单元的第一阻变存储器和第二阻变存储器的输入端输入电平信号；

其中，所述逻辑运算阵列包括：至少一组逻辑运算单元，每组逻辑运算单元包括：所述第一阻变存储器、所述第二阻变存储器、所述第三阻变存储器、所述第一场效应晶体管开关、所述第二场效应晶体管开关、电压转换器；

其中，所述第一阻变存储器的输入端作为第一位线输入端；所述第二阻变存储器的输入端作为第二位线输入端；所述第一阻变存储器的输出端与所述第二阻变存储器的输出端相连，并与所述电压转换器的输入端相连；

所述第一场效应晶体管开关的栅极输入端作为第一字线输入端；

所述第二场效应晶体管开关的栅极输入端作为第二字线输入端；

所述电压转换器的输出端与所述第一场效应晶体管开关的漏极相连，所述第一场效应晶体管开关的源极与所述第三阻变存储器的输入端相连；

所述第三阻变存储器的输入端还与所述第二场效应晶体管开关的漏极相连，所述第二场效应晶体管开关的源极接地；

经过所述逻辑运算之后，关闭所述第一场效应晶体管开关，打开所述第二场效应晶体管开关，将所述第三阻变存储器置于读出电压，输出经过所述逻辑运算后存储在所述第三阻变存储器的电平信号。

结合第一方面，在第一方面的第一种实现方式中，还包括：

经过所述逻辑运算的电平信号从所述第一场效应晶体管开关的源极直接输出。

结合第一方面、第一方面的第一种实现方式，在第一方面的第二种实现方式中，所述逻辑运算单元还包括：读出放大器，所述读出放大器与所述第三阻变存储器相连；

所述输出经过所述逻辑运算后存储在所述第三阻变存储器的电平信号，包括：

从所述读出放大器输出经过所述逻辑运算后存储在所述第三阻变存储器的电平信号。

结合第一方面、第一方面的第一种实现方式，在第一方面的第三种实现方式中，所述第三阻变存储器的输入端为负极，所述第三阻变存储器的输出端为正极；

所述第一阻变存储器和第二阻变存储器的输入端为负极；所述第一阻变存储器和所述第二阻变存储器的输出端为正极；

经过所述逻辑运算阵列的逻辑运算为与逻辑运算。

结合第一方面、第一方面的第一种实现方式，在第一方面的第四种实现方式中，所述第三阻变存储器的输入端为负极，所述第三阻变存储器的输出端为正极；

所述第一阻变存储器和第二阻变存储器的输入端为正极；所述第一阻变存储器和所述第二阻变存储器的输出端为负极；

经过所述逻辑运算阵列的逻辑运算为或逻辑运算。

第二方面，本发明实施例提供一种阻变存储器逻辑运算阵列的操作装置，包括：

控制输入模块，用于将逻辑运算阵列中至少一组逻辑运算单元的第一场效应晶体管开关打开，将所述逻辑运算单元的第二场效应晶体管开关关闭，并将所述逻辑运算单元的第三阻变存储器置于存储位写入电压；分别向所述逻辑运算单元的第一阻变存储器和第二阻变存储器的输入端输入电平信号；

其中，所述逻辑运算阵列包括：至少一组逻辑运算单元，每组逻辑运算单元包括：所述第一阻变存储器、所述第二阻变存储器、所述第三阻变存储器、所述第一场效应晶体管开关、所述第二场效应晶体管开关、电压转换器；

其中，所述第一阻变存储器的输入端作为第一位线输入端；所述第二阻变存储器的输入端作为第二位线输入端；所述第一阻变存储器的输出端与所述第二阻变存储器的输出端相连，并与所述电压转换器的输入端相连；

所述第一场效应晶体管开关的栅极输入端作为第一字线输入端；

所述第二场效应晶体管开关的栅极输入端作为第二字线输入端；

所述电压转换器的输出端与所述第一场效应晶体管开关的漏极相连，所述第一场效应晶体管开关的源极与所述第三阻变存储器的输入端相连；

所述第三阻变存储器的输入端还与所述第二场效应晶体管开关的漏极相连，所述第二场效应晶体管开关的源极接地；

控制输出模块，用于经过所述逻辑运算之后，关闭所述第一场效应晶体管开关，打开所述第二场效应晶体管开关，将所述第三阻变存储器置于读出电压，输出经过所述逻辑运算后存储在所述第三阻变存储器的电平信号。

结合第二方面，在第二方面的第一种实现方式中，所述控制输出模块，还用于：

经过所述逻辑运算的电平信号从所述第一场效应晶体管开关的源极直接输出。

结合第二方面、第二方面的第一种实现方式，在第二方面的第二种实现方式中，所述逻辑运算单元还包括：读出放大器，所述读出放大器与所述第三阻变存储器相连；

所述控制输出模块，具体用于：

从所述读出放大器输出经过所述逻辑运算后存储在所述第三阻变存储器的电平信号。

结合第二方面、第二方面的第一种实现方式，在第二方面的第三种实现方式中，所述第三阻变存储器的输入端为负极，所述第三阻变存储器的输出端为正极；

所述第一阻变存储器和第二阻变存储器的输入端为负极；所述第一阻变存储器和所述第二阻变存储器的输出端为正极；

经过所述逻辑运算阵列的逻辑运算为与逻辑运算。

结合第二方面、第二方面的第一种实现方式，在第二方面的第四种实现方式中，所述第三阻变存储器的输入端为负极，所述第三阻变存储器的输出端为正极；

所述第一阻变存储器和第二阻变存储器的输入端为正极；所述第一阻变存储器和所述第二阻变存储器的输出端为负极；

经过所述逻辑运算阵列的逻辑运算为或逻辑运算。

第三方面，本发明实施例提供一种阻变存储器逻辑运算阵列的操作设备，包括：

逻辑运算阵列、处理器和存储器，其中，所述逻辑运算阵列包括：至少一组逻辑运算单元，每组逻辑运算单元包括：第一阻变存储器、第二阻变存储器、第三阻变存储器、第一场效应晶体管开关、第二场效应晶体管开关、电压转换器；

其中，所述第一阻变存储器的输入端作为第一位线输入端；所述第二阻变存储器的输入端作为第二位线输入端；所述第一阻变存储器的输出端与所述第二阻变存储器的输出端相连，并与所述电压转换器的输入端相连；

所述第一场效应晶体管开关的栅极输入端作为第一字线输入端；

所述第二场效应晶体管开关的栅极输入端作为第二字线输入端；

所述电压转换器的输出端与所述第一场效应晶体管开关的漏极相连，所述第一场效应晶体管开关的源极与所述第三阻变存储器的输入端相连；

所述第三阻变存储器的输入端还与所述第二场效应晶体管开关的漏极相连，所述第二场效应晶体管开关的源极接地；

所述存储器存储执行指令，当所述阻变存储器逻辑运算阵列的操作设备运行时，所述处理器与所述逻辑运算阵列和所述存储器之间通信，所述处理器执行所述执行指令使得所述阻变存储器逻辑运算阵列的操作设备执行如第一方面、或第一方面的第一～四任一种可能的实现方式中的方法。

本发明实施例阻变存储器逻辑运算阵列的操作方法、装置及设备，通过控制逻辑运算阵列中至少一组逻辑运算单元的字线写控制端口，并将所述逻辑运算单元的第三阻变存储器置于存储位写入电压；分别向所述逻辑运算单元的第一阻变存储器和第二阻变存储器的输入端输入电平信号；经过所述逻辑运算之后，控制字线读控制端口，将所述第三阻变存储器置于读出电压，输出经过所述逻辑运算后存储在所述第三阻变存储器的电平信号，实现了阻变存储器逻辑运算功能以及存储功能，解决了现有技术中阻变存储器只用来做运算，运算结果需输出到外存进行存储的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明阻变存储器逻辑运算阵列的操作方法实施例一的流程图；

图2为本发明方法实施例一的逻辑运算单元示意图；

图3为本发明方法实施例一的逻辑运算阵列示意图；

图4为本发明阻变存储器逻辑运算阵列的操作方法实施例二的逻辑运算单元示意图；

图5为本发明方法实施例二的逻辑运算阵列示意图；

图6为本发明阻变存储器逻辑运算阵列的操作装置实施例一的结构示意图；

图7为本发明阻变存储器逻辑运算阵列的操作设备实施例一的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明阻变存储器逻辑运算阵列的操作方法实施例一的流程图。图2为本发明方法实施例一的逻辑运算单元示意图。图3为本发明方法实施例一的逻辑运算阵列示意图。本实施例的执行主体可以为阻变存储器逻辑运算阵列的操作装置。如图1、2所示，本实施例的方法可以包括：

步骤101、将逻辑运算阵列中至少一组逻辑运算单元的第一场效应晶体管开关打开，将逻辑运算单元的第二场效应晶体管开关关闭，并将逻辑运算单元的第三阻变存储器置于存储位写入电压；分别向逻辑运算单元的第一阻变存储器和第二阻变存储器的输入端输入电平信号。

其中，逻辑运算阵列包括：至少一组逻辑运算单元，每组逻辑运算单元包括：第一阻变存储器、第二阻变存储器、第三阻变存储器、第一场效应晶体管开关、第二场效应晶体管开关、电压转换器；

其中，第一阻变存储器的输入端作为第一位线输入端；第二阻变存储器的输入端作为第二位线输入端；第一阻变存储器的输出端与第二阻变存储器的输出端相连，并与电压转换器的输入端相连；

第一场效应晶体管开关的栅极输入端作为第一字线输入端；

第二场效应晶体管开关的栅极输入端作为第二字线输入端；

电压转换器的输出端与第一场效应晶体管开关的漏极相连，第一场效应晶体管开关的源极与第三阻变存储器的输入端相连；

第三阻变存储器的输入端还与第二场效应晶体管开关的漏极相连，第二场效应晶体管开关的源极接地。

具体地，如图2、3所示，逻辑运算阵列由多个逻辑运算单元组成，每个逻辑运算单元包括：三个阻变存储器M1、M2和M3，其中两个实现逻辑运算功能(M1和M2)，另外一个实现存储功能(M3)；两个开关，一个为字线的写控制开关，另一个是字线的读控制开关；对应的端口分为字线和位线，字线分别为字线写控制端口，字线读控制端口；位线分别为逻辑运算的两个写入端口A0和B0，位线存储位端口C0，位线直接输出端口D(可选)。电压转换器可以起到电压保护以及隔离的作用。

如图2所示，将逻辑运算阵列中至少一组逻辑运算单元的第一场效应晶体管开关打开(即字线的写控制开关打开)，将逻辑运算单元的第二场效应晶体管开关关闭(即字线的读控制开关关闭)，并将逻辑运算单元的第三阻变存储器M3置于存储位写入电压，分别向逻辑运算单元的第一阻变存储器M1和第二阻变存储器M2的输入端输入电平信号，电平信号经过第一阻变存储器M1和第二阻变存储器M2之后输出相应的电平信号，该电平信号经过电压转换器存储到第三阻变存储器M3，同时也可以直接输出。图2中以与逻辑运算为例，改变第一阻变存储器和第二阻变存储器的输入端与输出端的极性可以改变逻辑运算的类型。在读写操作时，对于没有被选中的字线(即该字线的写控制开关以及读控制开关为关闭状态)对应的第三阻变存储器可以置于空闲状态。

步骤102、经过逻辑运算之后，关闭第一场效应晶体管开关，打开第二场效应晶体管开关，将第三阻变存储器置于读出电压，输出经过逻辑运算后存储在第三阻变存储器的电平信号。

具体地，如图2所示，经过逻辑运算之后，关闭第一场效应晶体管开关(即字线的写控制开关关闭)，打开第二场效应晶体管开关(即字线的读控制开关)，将第三阻变存储器M3置于读出电压，输出经过逻辑运算后存储在第三阻变存储器M3的电平信号。

可选地，本实施例的方法，还可以包括：

在分别向逻辑运算单元的第一阻变存储器和第二阻变存储器的输入端输入电平信号后，经过逻辑运算的电平信号从第一场效应晶体管开关的源极直接输出。

具体地，如图2、3所示，在逻辑运算时，由于第一场效应晶体管开关打开，经过逻辑运算的电平信号从第一场效应晶体管开关的源极，经位线直接输出端口D输出。

可选地，逻辑运算单元还包括：读出放大器，读出放大器与第三阻变存储器相连；

输出经过逻辑运算后存储在第三阻变存储器的电平信号，包括：

从读出放大器输出经过逻辑运算后存储在第三阻变存储器的电平信号。

具体地，如图2所示，逻辑运算单元还可以包括：读出放大器，连接在第三阻变存储器M3的输出端，经过逻辑运算后存储在第三阻变存储器的电平信号可以经由读出放大器输出，即当第三阻变存储器M3的输出端输出的电平信号与外部可识别的电平信号不匹配时进行放大，如输出的电平信号为高电平1V，但是外部的高电平信号为5V以上，则将此电平信号进行放大。

本实施例，通过控制逻辑运算阵列中至少一组逻辑运算单元的字线写控制端口，并将所述逻辑运算单元的第三阻变存储器置于存储位写入电压；分别向所述逻辑运算单元的第一阻变存储器和第二阻变存储器的输入端输入电平信号；经过所述逻辑运算之后，控制字线读控制端口，将所述第三阻变存储器置于读出电压，输出经过所述逻辑运算后存储在所述第三阻变存储器的电平信号，实现了阻变存储器逻辑运算功能以及存储功能，解决了现有技术中阻变存储器只用来做运算，运算结果需输出到外存进行存储的问题。

图4为本发明阻变存储器逻辑运算阵列的操作方法实施例二的逻辑运算单元示意图。图5为本发明方法实施例二的逻辑运算阵列示意图。在方法实施例一的基础上，进一步地，本实施例的方法中，第三阻变存储器的输入端为负极，第三阻变存储器的输出端为正极；

第一阻变存储器和第二阻变存储器的输入端为负极；第一阻变存储器和第二阻变存储器的输出端为正极；

经过逻辑运算阵列的逻辑运算为与逻辑运算。

具体地，如图2所示，与逻辑运算的实现如下：令高电平为5V，低电平为0V，阻变存储器的SET电压小于等于2.5V，RESET电压大于等于-2.5V，写入时，存储位的写入电压始终为2.5V，输出点D0电压为：

1、当输入A0，B0都为高电平时，D0为高电平，M3两端压降为-2.5V，M3 RESET为高阻状态，此时M3存储“1”，输出高电平；

2、当输入A0，B0都为低电平时，D0为低电平，M3两端压降为2.5V，M3 SET为低阻状态，此时M3存储“0”，输出低电平；

3、当输入A0为高电平，B0低电平时，D0为低电平，M3两端压降为2.5V，M3 SET为低阻状态，此时M3存储“0”，输出低电平；

4、当输入A0为低电平，B0高电平时，D0为低电平，M3两端压降为2.5V，M3 SET为低阻状态，此时M3存储“0”，输出低电平。

表1与逻辑运算真值表

可选地，第三阻变存储器的输入端为负极，第三阻变存储器的输出端为正极；

第一阻变存储器和第二阻变存储器的输入端为正极；所述第一阻变存储器和所述第二阻变存储器的输出端为负极；

经过逻辑运算阵列的逻辑运算为或逻辑运算。

具体地，如图4、5所示，或逻辑运算的实现如下：将M1和M2的极性设置与图2相反的极性，即为或门。

令高电平为5V，低电平为0V，阻变存储器的SET电压小于等于2.5V，RESET电压大于等于-2.5V，写入时，存储位的写入电压始终为2.5V，输出点D0电压为：

1、当输入A0，B0都为高电平时，D0为高电平，M3两端压降为-2.5V，M3 RESET为高阻状态，此时M3存储“1”，输出高电平；

2、当输入A0，B0都为低电平时，D0为低电平，M3两端压降为2.5V，M3 SET为低阻状态，此时M3存储“0”，输出低电平；

3、当输入A0为高电平，B0低电平时，D0为高电平，M3两端压降为-2.5V，M3 RESET为高阻状态，此时M3存储“1”，输出高电平；

4、当输入A0为低电平，B0高电平时，D0为高电平，M3两端压降为-2.5V，M3 RESET为高阻状态，此时M3存储“1”，输出高电平。

表2或逻辑运算真值表

本实施例，通过控制逻辑运算阵列中至少一组逻辑运算单元的字线写控制端口，并将所述逻辑运算单元的第三阻变存储器置于存储位写入电压；分别向所述逻辑运算单元的第一阻变存储器和第二阻变存储器的输入端输入电平信号；经过所述逻辑运算之后，控制字线读控制端口，将所述第三阻变存储器置于读出电压，输出经过所述逻辑运算后存储在所述第三阻变存储器的电平信号，实现了阻变存储器逻辑运算功能以及存储功能，通过改变第一阻变存储器和第二阻变存储器的输入端和输出端的正负极，可以实现与逻辑运算和或逻辑运算，解决了现有技术中阻变存储器只用来做运算，运算结果需输出到外存进行存储的问题。

图6为本发明阻变存储器逻辑运算阵列的操作装置实施例一的结构示意图，如图6所示，本实施例的装置可以包括：控制输入模块601和控制输出模块602，其中，控制输入模块601，用于将逻辑运算阵列中至少一组逻辑运算单元的第一场效应晶体管开关打开，将所述逻辑运算单元的第二场效应晶体管开关关闭，并将所述逻辑运算单元的第三阻变存储器置于存储位写入电压；分别向所述逻辑运算单元的第一阻变存储器和第二阻变存储器的输入端输入电平信号；

其中，所述逻辑运算阵列包括：至少一组逻辑运算单元，每组逻辑运算单元包括：所述第一阻变存储器、所述第二阻变存储器、所述第三阻变存储器、所述第一场效应晶体管开关、所述第二场效应晶体管开关、电压转换器；

其中，所述第一阻变存储器的输入端作为第一位线输入端；所述第二阻变存储器的输入端作为第二位线输入端；所述第一阻变存储器的输出端与所述第二阻变存储器的输出端相连，并与所述电压转换器的输入端相连；

所述第一场效应晶体管开关的栅极输入端作为第一字线输入端；

所述第二场效应晶体管开关的栅极输入端作为第二字线输入端；

所述电压转换器的输出端与所述第一场效应晶体管开关的漏极相连，所述第一场效应晶体管开关的源极与所述第三阻变存储器的输入端相连；

所述第三阻变存储器的输入端还与所述第二场效应晶体管开关的漏极相连，所述第二场效应晶体管开关的源极接地；

控制输出模块602，用于经过所述逻辑运算之后，关闭所述第一场效应晶体管开关，打开所述第二场效应晶体管开关，将所述第三阻变存储器置于读出电压，输出经过所述逻辑运算后存储在所述第三阻变存储器的电平信号。

可选地，控制输出模块602，还用于：

经过所述逻辑运算的电平信号从所述第一场效应晶体管开关的源极直接输出。

可选地，所述逻辑运算单元还包括：读出放大器，所述读出放大器与所述第三阻变存储器相连；

控制输出模块602，具体用于：

从所述读出放大器输出经过所述逻辑运算后存储在所述第三阻变存储器的电平信号。

可选地，所述第三阻变存储器的输入端为负极，所述第三阻变存储器的输出端为正极；

所述第一阻变存储器和第二阻变存储器的输入端为负极；所述第一阻变存储器和所述第二阻变存储器的输出端为正极；

经过所述逻辑运算阵列的逻辑运算为与逻辑运算。

可选地，所述第三阻变存储器的输入端为负极，所述第三阻变存储器的输出端为正极；

所述第一阻变存储器和第二阻变存储器的输入端为正极；所述第一阻变存储器和所述第二阻变存储器的输出端为负极；

经过所述逻辑运算阵列的逻辑运算为或逻辑运算。

本实施例的装置，可以用于执行方法实施例一、二的技术方案，其实现原理和技术效果类似，此处不再赘述。

图7为本发明阻变存储器逻辑运算阵列的操作设备实施例一的结构示意图。如图7所示，本实施例提供的阻变存储器逻辑运算阵列的操作设备70包括逻辑运算阵列701、处理器702和存储器703，其中，逻辑运算阵列701包括：至少一组逻辑运算单元，每组逻辑运算单元包括：第一阻变存储器、第二阻变存储器、第三阻变存储器、第一场效应晶体管开关、第二场效应晶体管开关、电压转换器；

其中，所述第一阻变存储器的输入端作为第一位线输入端；所述第二阻变存储器的输入端作为第二位线输入端；所述第一阻变存储器的输出端与所述第二阻变存储器的输出端相连，并与所述电压转换器的输入端相连；

所述第一场效应晶体管开关的栅极输入端作为第一字线输入端；

所述第二场效应晶体管开关的栅极输入端作为第二字线输入端；

所述电压转换器的输出端与所述第一场效应晶体管开关的漏极相连，所述第一场效应晶体管开关的源极与所述第三阻变存储器的输入端相连；

所述第三阻变存储器的输入端还与所述第二场效应晶体管开关的漏极相连，所述第二场效应晶体管开关的源极接地；

存储器703存储执行指令，当阻变存储器逻辑运算阵列的操作设备70运行时，处理器702与逻辑运算阵列701和存储器703之间通信，处理器702调用存储器703中的执行指令，用于执行方法实施例一～二任一项所述的技术方案，其实现原理和技术效果类似，此处不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述单元或模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，设备或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。