条件式存取芯片、其内建自我测试电路及测试方法与流程

本发明是关于条件式存取(conditionalaccess,ca)芯片，尤其是关于条件式存取芯片的芯片内测试电路与测试方法。

背景技术：

条件式存取常被用来保护数位内容，其藉由在功能芯片中储存密钥来解密受保护的数据。一般而言，为了保护密钥，会在实作条件式存取芯片的半导体结构的最上层金属层制作一主动屏蔽层(activeshield)，当芯片被侵入时(例如遭受聚焦离子束(focusionbeams,fib)攻击)，该主动屏蔽层很可能遭到破坏，因此芯片可以藉由检查该主动屏蔽层的状态来确认密钥是否安全。

然而，因为该主动屏蔽层制作于芯片的表面，所以极易被有心人士知悉及闪避；再者，攻击可能来自于芯片的侧面而非表面。如此种种都有可能造成虽然该主动屏蔽层保持完好如初，但内部的密钥已被窃取的情形发生。所以有必要提出更好的方法来保障条件式存取芯片的数据安全。

技术实现要素：

鉴于先前技术的不足，本发明的一个目的在于提供一种条件式存取芯片的内建自我测试电路及测试方法，以提高条件式存取芯片的安全性。

本发明揭示一种内建于一条件式存取芯片的自我测试电路，该条件式存取芯片利用多个逻辑单元解密一影音数据，该自我测试电路包含：一储存单元，用来储存一测试数据及一比对数据；以及一控制单元，耦接该些逻辑单元，用来：控制该些逻辑单元接收一时脉以进行一测试；自该储存单元读取该测试数据；将该测试数据依据该时脉输入该些逻辑单元所组成的一扫描链；以及比对该扫描链的一输出数据与该比对数据以得到一测试结果。

本发明另揭示一种条件式存取芯片的自我测试方法，该条件式存取芯片利用多个逻辑单元解密一影音数据，并且包含用来储存一测试数据及一比对数据的一储存单元，该自我测试方法包含：控制该些逻辑单元接收一时脉以进行一测试；自该储存单元读取该测试数据；将该测试数据依据该时脉输入该些逻辑单元所组成的一扫描链；以及比对该扫描链的一输出数据与该比对数据以得到一测试结果。

本发明的条件式存取芯片、其内建自我测试电路及测试方法直接对芯片内的逻辑单元及逻辑电路进行测试，藉由将测试数据预存于芯片内部以提高测试的安全性，可确实知悉芯片是否遭到破坏。相较于已知技术，本发明提高条件式存取芯片的安全性且易于实作。

有关本发明的特征、实作与功效，兹配合附图作实施例详细说明如下。

附图说明

图1为本发明条件式存取芯片的一实施例的局部电路图；

图2为本发明的条件式存取芯片自我测试方法的流程图；

图3为图2步骤s250的扫描链测试的详细流程；

图4本发明的逻辑单元的连接示意图；以及

图5为本发明的扫描链中另一个逻辑单元的示意图。

符号说明

110扫描链

120控制单元

130储存单元

140、165、420、510多工器

150振荡电路

170解压缩电路

180压缩电路

400、500逻辑单元

410触发器

450逻辑电路

s210～s280步骤

具体实施方式

本发明的揭示露内容包含条件式存取芯片、其内建自我测试电路及测试方法。该装置与方法可应用于数位电视或机上盒的接收端，在实施为可能的前提下，本技术领域具有通常知识者能够依本说明书的揭示内容来选择等效的元件或步骤来实现本发明，亦即本发明的实施并不限于后叙的实施例。

本发明的条件式存取芯片可操作于工作模式及测试模式。在工作模式中，该条件式存取芯片执行一般的功能(例如该芯片应用于数位电视，则其一般功能为解密影音数据)；而在测试模式中，该条件式存取芯片内部组成各功能模块的逻辑单元被串接成扫描链(scanchain)，并藉由对扫描链输入测试数据以检测芯片是否遭到破坏。本发明的测试数据与相对应的测试结果皆预存于芯片内部。图1是本发明条件式存取芯片的一实施例的局部电路图。除了组成扫描链110-1～110-n的逻辑单元之外，图1中其余的电路可以视为条件式存取芯片的内建自我测试电路。储存单元130中用来储存上述的测试数据与相对应的测试结果，控制单元120耦接于储存单元130，用来读取测试数据test_in及相对应的测试结果、将测试数据test_in输入扫描链110-1～110-n(n为正整数)以及将扫描链110的输出结果test_out与该相对应的测试结果做比对，以确认芯片是否遭到破坏。在一个实施例中，控制单元120可以例如是微控制单元或微处理器，藉由执行图2及图3的流程或演算法来达成其功能，而储存单元130可以是微控制单元或微处理器内建的只读存储器。

图2为本发明的条件式存取芯片自我测试方法的流程图，请同时参阅图1及图2以了解本发明的操作细节。测试开始时先进行系统的初始化(步骤s210)，例如重置扫描链的逻辑单元、重置控制单元的计数器及暂存器等。完成初始化之后，控制单元120将芯片所据以运作的时脉由系统时脉切换至测试时脉(步骤s220)，也就是将芯片从工作模式切换到测试模式。更明确地说，芯片在工作模式中执行一般功能时，其各个功能模块可能以不同的工作时脉来执行各自的任务，这些工作时脉例如利用芯片的系统时脉经由锁相回路而产生；而在测试模式中，所有的逻辑单元以相同的测试时脉进行操作。如图1所示，控制单元120藉由控制信号ctrl控制多工器140选取系统时脉clk_sys或是测试时脉clk_test以作为扫描链110-1～110-n的工作时脉clk。在本实施例中，控制信号ctrl由非致能切换至致能时(亦可相反)代表芯片由工作模式进入测试模式，此时多工器140将工作时脉clk由系统时脉clk_sys切换至测试时脉clk_test。在一个实施例中，测试时脉clk_test由内建于芯片内部的振荡电路150所产生。如此设计的好处在于提升测试时的安全性与可靠性，因为如果测试时脉由芯片外部提供，则测试时脉容易被窜改，导致测试结果受到操纵。

请参考图4，图4为本发明的扫描链中两个逻辑单元的连接示意图。扫描链中除了串接的逻辑单元400之外，还包含位于连续两个逻辑单元400之间的逻辑电路450。逻辑电路450指的是条件式存取芯片正常操作时，提供输入信号给一逻辑单元400的电路。每个逻辑单元400包含触发器410及多工器420。触发器410依据时脉clk动作，并依据信号reset重置其所储存的数据。输入端d的数据来源有二，分别是数据si与数据ca，多工器420依据控制信号se决定何种数据输入触发器410，控制信号se是由控制单元所产生(图1中未绘示)。数据si为扫描链中前一级逻辑单元400直接输出的数据，实际上，数据si即是测试数据test_in或者依据test_in产生的数据。数据ca则为逻辑电路450的输出。触发器410的输出端q耦接次一个逻辑电路450以及次一个逻辑单元400的多工器420。以扫描链110-1为例，当控制信号se控制所有逻辑单元400的多工器420切换为接收数据si(步骤s230)，则数据si就可以在扫描链110-1中依序传递至扫描链110-1中的每个逻辑单元400。类似的，扫描链110-2～110-n的操作与扫描链110-1相同。

继续参考图1，扫描链110-1～110-n输出端藉由控制多工器165-1～165-n来将工作输出data_out1～data_outn切换至测试输出(步骤s240)，以便后续控制单元120接收整合后的测试结果test_out来与相对应的测试结果进行比对。在接下来的步骤s250中，控制单元120依据测试时脉的周期进行扫描链测试。本发明提出的扫描链测试包含有扫描链的移位(shift)阶段及撷取(capture)阶段，进一步的测试细节将在之后说明。待测试完成后，控制单元120使控制信号ctrl由致能状态变为非致能状态，因此多工器165-1～165-n将扫描链110-1～110-n的输出由测试输出切换为工作输出data_out1～data_outn(步骤s260)、以及多工器140将扫描链110-1～110-n的时脉由测试时脉clk_test切换回系统时脉clk_sys(步骤s280)，此外，控制单元120透过控制信号se控制所有逻辑单元400的多工器420切换为接收数据ca(步骤s270)，如此便完成芯片的测试，芯片可回到一般的工作状态，各功能模块执行原本的功能。

在一个实施例中，为了节省储存单元130的储存空间以及减少控制单元120与扫描链110-1～110-n之间的接脚数，测试数据test_in以压缩的形态储存于储存单元130中，而在输入扫描链110-1～110-n之前由解压缩电路170解压缩数据，并且在扫描链110-1～110-n的输出端也藉由压缩电路180来将所有的测试输出压缩成测试结果test_out。在一个实施例中，解压缩电路170及压缩电路180由硬体实作，且解压缩电路170的输出脚位个数等于扫描链110-1～110-n的个数，但输入脚位个数小于扫描链110-1～110-n的个数，类似地，压缩电路180的输入脚位个数等于扫描链110-1～110-n的个数，但输出脚位个数小于扫描链110-1～110-n的个数。解压缩电路170及压缩电路180可使用dftmax压缩/解压缩电路进行实作，但不在此限。

图3为图2步骤s250的扫描链测试的详细流程。扫描链测试开始时，控制单元120先从储存单元130中读取测试数据(步骤s252)。读出的测试数据可部分或全部暂存至控制单元120内部的暂存器(图未示)中，以便于测试过程中快速提供至扫描链110-1～110-n。接下来将依据测试数据test_in解压缩产生的数据si输入扫描链(步骤s254)。请注意，由于本发明的测试数据也可以非压缩的型态储存于储存单元130中，这种情况下将不需要解压缩电路170及压缩电路180，并可直接以测试数据作为数据si输入扫描链。请同时参考图2的步骤s220，由于在步骤220中已经将工作时脉clk由系统时脉clk_sys切换至测试时脉clk_test，因此数据si在扫描链110-1～110-n中将会以一个测试时脉周期向前传递一个逻辑单元的速度向扫描链110-1～110-n的输出端传送。

如前所述，扫描链的测试可以细分为移位阶段及撷取阶段。移位阶段用来利用数据si填满所有触发器410，而撷取阶段则用来测试所有的逻辑单元以及逻辑单元间的逻辑电路450的运作是否正确。在一个实施例中，当控制信号ctrl致能时，控制信号se才有效，也就是当控制信号ctrl致能时，才可控制目前扫描链的测试为移位阶段或撷取阶段，在另一实施例中，亦可直接以控制信号ctrl作为控制信号se。以下以其中一条扫描链110-1为例说明移位阶段及撷取阶段的测试。假设扫描链110-1的长度为400个逻辑单元，数据si的长度亦为400个位元，则在连续的400个测试时脉clk_test的周期中数据si将在逻辑单元之间依序往前传递，直至所有逻辑单元皆暂存数据si，如此便完成移位阶段的数据输入(步骤s256)，简言之，移位阶段是用来使扫描链110-1上所有的触发器410皆暂存有数据si；接着，控制信号se控制扫描链110-1上所有的多工器420选取数据ca，并进行测试时脉clk_test的一个周期的输入，此时扫描链110-1上所有的触发器410皆会因应各自收到的数据ca而得到一个新的值以完成撷取阶段的撷取(步骤s257)。接着，控制信号se控制扫描链110-1上所有的多工器420重新选取数据si，再次进入移位阶段，因此在后续连续的400个测试时脉clk_test的周期中数据si再次输入扫描链110-1，直至所有逻辑单元皆暂存数据si，如此即可将步骤s257中所有的触发器410得到的新的值依序推出扫描链110-1，这些新的值就是测试结果test_out，如此便完又一次移位阶段的数据输入(步骤s258)。请注意，第二次的移位阶段系为了于扫描链的输出端得到扫描链110-1上所有的多工器420新得到的值，而本发明即是利用这些新的值来判断这些扫描链110-1上所有的多工器420及其相关的逻辑电路是否正常。此外，在另一个实施例中，扫描链110-1上所有的多工器420在撷取阶段也可以在选取数据ca后进行测试时脉clk_test一个周期以上的输入。在又一实施例中，透过反复操作于移位阶段与撷取阶段，本发明之自我测试电路可以连续针对不同的数据si进行测试。

为了节省比对次数，控制单元120可以不在每个测试时脉周期检查测试结果test_out，而是先对测试结果test_out进行运算后再与预期的测试结果做比对。运算的方式有许多，例如采用循环冗余校验(cyclicredundancycheck,crc)，但不以此为限。控制单元120则持续对新产生的测试结果以及既有的测试结果进行循环冗余校验运算，并以最后的运算结果作为测试结果test_out并与相对应的测试结果做比对。

另外，请参考图5。图5为本发明的扫描链中另一个逻辑单元500的示意图。除了逻辑单元400之外，该逻辑单元500还包含一多工器510。多工器510具有一第一接收端接收ca_o，ca_o为该逻辑单元500所对应的逻辑电路于正常使用下的输出，该多工器510还具有一第二接收端接收ca_p，ca_p为一预设的逻辑信号。由于整个条件式存取芯片内的许多逻辑单元与芯片外的其他电路有关联，为了于测试阶段有效隔离芯片外的其他电路，于自我测试时，该逻辑单元500依据控制信号ca_se接收预设的逻辑信号ca_p，如此即可于撷取阶段提供ca_p作为数据ca，避免受到芯片外部的干扰。于测试结束时，该逻辑单元依据控制信号ca_se的控制接收ca_o，恢复正常操作。

综上所述，本发明藉由将芯片中的逻辑单元组成扫描链，并直接对扫描链进行测试。若芯片中的密钥遭到窜改或窃取，则由测试结果即可得知芯片遭到破坏，接下来可使芯片停止正常工作。本发明测试过程所使用的测试数据预先储存于芯片内部，而非由外部输入，可以确保测试的安全性。此外，使用芯片内部额外提供的振荡电路150作为测试时脉的来源，可提高测试系统的封闭性，避免测试过程受到干扰。再者，本发明的测试过程可以不必在每个测试时脉周期检查测试结果，而是将测试结果做运算后再与预设的数据做比对，有助于减少比对次数以提高测试效率。位于扫描链与控制单元120之间的解压缩电路170与压缩电路180有助减少储存单元130的储存空间，以及控制单元120的脚位数。

由于本技术领域具有通常知识者可藉由图1及图4的装置发明的揭露内容来了解图2及图3的方法发明的实施细节与变化，因此虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围以由权利要求书界定为准。