对存储装置进行复位的电子装置和操作该电子装置的方法与流程

本专利申请要求2016年9月28日在韩国知识产权局(kipo)提交的第10-2016-0124749号韩国专利申请的优先权，所述韩国专利申请的全部内容通过引用合并于此。

本发明构思的至少一些示例实施例涉及电子装置，更具体地讲，涉及一种对包括具有级联连接结构的多个存储装置的电子装置中的与应用处理器非直接连接的存储装置进行复位的方法。

背景技术：

诸如智能电话、桌上型计算机、膝上型计算机、平板pc、可穿戴装置等各种类型的电子装置最近正被广泛使用。这些电子装置通常包括用于存储数据的存储装置。具体地，随着这些电子装置变得高速且高容量，已进行了大量努力来增加存储装置的容量以及提高电子装置的存储装置的速度。作为这些努力中的一部分，已采用了用于在电子装置的应用处理器和存储装置之间执行接口连接的各种协议。

技术实现要素：

根据本发明构思的至少一些示例实施例，一种电子装置包括：应用处理器；第一存储装置，连接到应用处理器，被配置为直接与应用处理器进行通信，被配置为连接到第二存储装置，并被配置为当连接到第二存储装置时直接与第二存储装置进行通信，其中，第一存储装置包括复位转换器，其中，复位转换器被配置为响应于从应用处理器接收到的硬件复位信号来产生软件复位信号，其中，软件复位信号被配置为促使第二存储装置进行复位。

根据本发明构思的至少一些示例实施例，一种嵌入式存储装置，被配置为连接到应用处理器并直接与应用处理器进行通信，嵌入式存储装置包括：复位转换器，被配置为响应于从应用处理器接收到的硬件复位信号来产生软件复位信号，其中，复位转换器被配置为将软件复位信号发送到可移除存储装置，其中，嵌入式存储装置连接到所述可移除存储装置，并且被配置为直接与所述可移除存储装置进行通信，其中，嵌入式存储装置被配置作为所述可移除存储装置和应用处理器之间的连接件。

根据本发明构思的至少一些示例实施例，一种电子装置包括：应用处理器；一条或更多条第一信号线；第一存储装置，通过所述一条或更多条信号线连接到应用处理器，使得第一存储装置被配置为通过所述一条或更多条第一信号线从应用处理器接收第一复位信号；一条或更多条第二信号线，连接到第一存储装置并且可连接到第二存储装置，其中，第一存储装置被配置为使得在第一存储装置通过所述一条或更多条第二信号线连接到第二存储装置时，第一存储装置基于第一复位信号产生第二复位信号，第一存储装置经由所述一条或更多条第二信号线将第二复位信号发送到第二存储装置，其中，第二复位信号是被配置为促使第二存储装置执行复位操作的信号。

附图说明

通过参照附图详细地描述本发明构思的示例实施例，本发明构思的示例实施例的上述和其它特征和优点将变得更加明显。附图旨在描绘本发明构思的示例实施例，不应被解释为限制权利要求的预期范围。除非明确指出，否则附图不应被视为按比例绘制。

图1是示出根据本发明构思的示例实施例的包括彼此串联连接的存储装置的存储系统的框图。

图2a至图2d是示出图1的存储系统的实施例的示图。

图3是示出能够在图1的存储系统中采用的根据接口协议的层结构的框图。

图4是示出根据本发明构思的至少一些示例实施例的用于针对存储系统中的存储装置执行复位的处理的框图。

图5和图6是示出图4的存储系统中的复位操作的流程图。

图7a是示出根据本发明构思的至少一些示例实施例的存储系统的操作的流程图。

图7b是更详细地示出图7a中示出的实施例的流程图。

图8是示出根据本发明构思的至少一些示例实施例的用于针对存储系统中的存储装置执行复位的处理的框图。

图9和图10是示出图8的存储系统中的复位操作的流程图。

图11是示出根据本发明构思的至少一些示例实施例的用于针对存储系统中的存储装置执行复位的处理的框图。

图12和图13是示出图11的存储系统中的复位操作的流程图。

图14是示出根据本发明构思的至少一些示例实施例的用于针对存储系统中的存储装置执行复位的处理的框图。

图15是用于解释根据本发明构思的至少一些示例实施例的对存储系统中的与主机非直接连接的存储装置进行复位操作的框图。

图16是用于解释根据本发明构思的至少一些示例实施例的对存储系统中的与主机非直接连接的多个存储装置中的一些存储装置进行复位操作的框图。

图17是示出根据本发明构思的至少一些示例实施例的电子装置的框图。

具体实施方式

与本发明构思的领域中的惯例一样，实施例在功能块、单元和/或模块方面被描述并在附图中被示出。本领域技术人员将理解，这些块、单元和/或模块将通过可使用基于半导体的制造技术或其它制造技术来形成的电子(或光学)电路(诸如逻辑电路、分立组件、微处理器、硬连线电路、存储元件、接线连接等)被物理地实现。在块、单元和/或模块通过微处理器或类似物来实现的情况下，块、单元和/或模块可使用软件(例如，微码)被编程为执行在此讨论的各种功能，并且可通过固件和/或软件被选择性地驱动。可选地，每个块、单元和/或模块可使用专用硬件来实现，或者可被实现为用于执行某些功能的专用硬件以及用于执行其它功能的处理器(例如，一个或更多个编程的微处理器和相关联的电路)的组合。此外，在不脱离本发明构思的范围的情况下，实施例的每个块、单元和/或模块可被物理地分成两个或更多个相互作用的分立的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，实施例的块、单元和/或模块可被物理地组合成更复杂的块、单元和/或模块。

图1是示出根据本发明构思的至少一些示例实施例的包括彼此串联连接的存储装置的存储系统1000的框图。存储系统1000可包括主机1100、第一存储装置1200和第二存储装置1300。

主机1100可管理和处理存储系统1000的全部操作。例如，主机1100可发送用于执行关于第一存储装置1200和第二存储装置1300的读取操作或写入操作的命令。主机1100可包括至少一个处理核。主机1100可通过专用电路(诸如fgpa(现场可编程门阵列)、asic(专用集成电路)等)来实现，或者可用soc(片上系统)来实现。主机1100可包括通用处理器、专用处理器或应用处理器。根据本发明构思的至少一些示例实施例，主机1100中包括的处理器可以是微处理器、多处理器和/或多核处理器。

第一存储装置1200可包括控制器1220和至少一个非易失性存储器1210。第二存储装置1300可包括控制器1320和至少一个非易失性存储器1310。

非易失性存储器1210和1310可包括用于存储数据的存储器单元阵列。在非易失性存储器1210和1310的存储器单元阵列通过nand闪存来实现的情况下，非易失性存储器1210和1310可包括nand串被垂直地形成在基板上的三维存储器单元阵列。然而，非易失性存储器1210和1310的配置可包括诸如pram(相变随机存取存储器)、mram(磁阻ram)、reram(电阻式ram)、fram(铁电ram)等各种非易失性存储器中的至少一种。

控制器1220和1320可分别控制存储装置1200和1300的全部操作。为此，控制器1220和1320中的每一个可包括缓冲存储器以及至少一个处理器或处理器核。根据本发明构思的至少一些示例实施例，控制器1220和1320中包括的处理器均可以是微处理器、多处理器和/或多核处理器。控制器1220和1320可分别控制非易失性存储器1210和1310。在控制器1220和1320的控制下，读数据可分别被存储在非易失性存储器1210和1310中，或者，读数据可分别从非易失性存储器1210和1310输出。

根据本发明构思的至少一些示例实施例，主机1100、第一存储装置1200和第二存储装置1300可彼此串联连接。例如，主机1100、第一存储装置1200和第二存储装置1300可以以链式结构或级联连接结构的拓扑形式进行连接。

参照图1，主机1100可通过端口(port#0、port#1a)被连接以直接与第一存储装置1200通信。例如，主机1100可通过端口(port#0、port#1a)被直接连接到控制器1220，从而读数据或写数据可在主机1100和第一存储装置1200之间交换。这里，读数据可以是从第一存储装置1200或第二存储装置1300读取的数据，写数据可以是将在第一存储装置1200或第二存储装置1300中写入的数据。

然而，主机1100可不直接与第二存储装置1300通信。因此，主机1100可仅包括与第一存储装置1200连接的端口(port#0)、用于与第一存储装置1200进行通信的通信电路、以及控制通信电路的外围电路，并且主机1100可不包括用于与第二存储装置1300进行通信的端口和外围电路。

第一存储装置1200可通过端口(port#1b、port#2)被连接以直接与第二存储装置1300通信。例如，第一存储装置1200可通过端口(port#1b、port#2)被直接连接到控制器1320。读数据和写数据可通过端口(port#1b、port#2)在第一存储装置1200和第二存储装置1300之间交换。这里，读数据可以是从第二存储装置1300读取的数据，写数据可以是将在第二存储装置1300中写入的数据。

除了用于与主机1100进行通信的端口(port#1a)之外，第一存储装置1200还可包括用于与第二存储装置1300进行通信的端口(port#1b)。例如，控制器1220可控制(例如，执行)与第二存储装置1300执行通信所需的操作。

根据这种配置，可简化主机1100的配置，并且可减小主机1100占用的面积。另外，可减少主机1100的设计和制造成本。除了经济效益之外，采用两个存储装置1200和1300与采用一个存储装置相比可提供更大的存储容量。因此，用户的数据容量需求更有可能得到满足。

至少在图1中示出的示例中，第一存储装置1200的配置会变得更加复杂。例如，根据本发明构思的至少一些示例实施例，通信电路和用于控制通信电路的外围电路可被包括在第一存储装置1200中。在许多情况下，主机1100可以以几到几十ghz的速度运行，第一存储装置1200可以以几到几十mhz的速度运行。另外，用于制造主机1100的工序比用于制造第一存储装置1200的工序更加困难和复杂。因此，例如，与制造具有用于与多个存储装置直接进行通信的多个端口和其它电路的主机1100相比，在第一存储装置1200中实现端口(port#1b)、通信电路和外围电路实际上会更加简单且更具有成本效益。

主机1100和存储装置1200和1300可根据各种接口协议中的至少一种接口协议彼此进行通信。例如，主机1100和存储装置1200和1300可采用诸如usb(通用串行总线)、scsi(小型计算机系统接口)、pcie(外围组件快速互连)、sata(串行高级技术附件)、sas(串行连接scsi)、sd(安全数字)卡、emmc(嵌入式多媒体卡)、ufs(通用闪存)的串行接口协议中的至少一种来彼此进行通信。

第一存储装置1200还可包括复位转换器1230。根据本发明构思的至少一些示例实施例，复位转换器1230可用硬件(例如，第一存储装置的电路或电路元件)、软件(执行程序代码的微处理器和/或控制器1220)或硬件和软件的组合来实现。复位转换器1230可从主机1100接收硬件复位信号(hwreset)。例如，硬件复位信号(hwreset)可通过用于连接分别包括在主机1100和第一存储装置1200中的复位引脚1101和1201的单独的线被接收。第一存储装置1200的组件(例如，非易失性存储器1210、控制器1220和/或端口(port#1a、port#1b))可被硬件复位信号(hwreset)复位。

复位转换器1230可响应于硬件复位信号(hwreset)来产生软件复位信号(swreset)。软件复位信号(swreset)可以是用于对第二存储装置1300进行复位的命令。软件复位信号(swreset)可通过端口(port#1b、port#2)被发送到第二存储装置1300。第二存储装置1300的复位可在第一存储装置1200的复位之前或之后被执行。第二存储装置1300的复位不仅可针对非易失性存储器1310被执行，而且可针对构成控制器1320的各种层被执行。

图2a至图2d是示出图1的存储系统1000的实施例的示图。

参照图2a，图1的存储系统1000可被实现在电子装置(例如，智能电话、可穿戴装置、平板电脑等)2000中。电子装置2000可包括应用处理器2100和嵌入式存储装置2200。电子装置2000可包括用于安装可移除存储装置2300的插槽2003。可移除存储装置2300可以以卡、棒或芯片封装的形式来实现，并且可被内置在插槽2003中或者可从插槽2003中拆卸(或移除)。

应用处理器2100可通过导电图形w1被连接以直接与嵌入式存储装置2200进行通信。根据至少一些示例实施例，术语“导电图形”可以是指导电材料的图形，该导电材料的图形实现例如用于发送信号(例如，命令和/或数据)的一条或更多条信号线。在可移除存储装置2300被安装在插槽2003中的情况下，嵌入式存储装置2200可通过导电图形w2被连接以直接与可移除存储装置2300进行通信。可移除存储装置2300可不直接连接到应用处理器2100。

参照图2b至图2d，图1的存储系统1000可被实现在计算系统(3000a、3000b或3000c)(例如，桌上型计算机、膝上型计算机、工作站、服务器系统等)中。图2b的计算系统3000a可包括cpu(中央处理单元)3100和存储装置(3200a、3300a)。cpu3100可被安装在主板3001上。

存储装置(3200a、3300a)中的每一个可以是硬盘驱动器(hdd)或固态驱动器(ssd)。第一存储装置3200a可被连接到主板3001上的连接器3003a。第一存储装置3200a可通过导电图形w3和线缆w4被连接以直接与cpu3100进行通信。第二存储装置3300a可通过线缆w5被连接以直接与第一存储装置3200a进行通信。根据本发明构思的至少一些示例实施例，线缆w4和线缆w5可各自包括一个或更多条信号线。第二存储装置3300a可不直接连接到cpu3100。

图2c的计算系统3000b可包括cpu3100和存储装置(3200b、3300b)。存储装置(3200b、3300b)中的每一个可以是用卡模块实现的存储器模块或ssd。第一存储装置3200b可被连接到主板3001上的连接器3003b，并且可通过导电图形w6被连接以直接与cpu3100进行通信。第二存储装置3300b可被连接到主板3001上的连接器3004b，并且可通过导电图形w7被连接以直接与第一存储装置3200b进行通信。第二存储装置3300b可不直接连接到cpu3100。

图2d的计算系统3000c可包括cpu3100和存储装置(3200c、3300c)。存储装置(3200c、3300c)中的每一个可以是以芯片或芯片封装的形式实现的板载ssd或bga(球栅阵列)ssd。第一存储装置3200c可通过导电图形w8被连接以直接与cpu3100进行通信，并且可通过导电图形w9被连接以直接与第二存储装置3300c进行通信。第二存储装置3300c可不直接连接到cpu3100。

在第一存储装置3200c是bgassd的情况下，第一存储装置3200c可包括安装在主板3001上的非易失性存储器和控制芯片13。非易失性存储器和控制器芯片13可通过接合线15被连接到导电图形(w8、w9)，并且可用模具化合物14覆盖。虽然在图2d中示出了非易失性存储器和控制器13通过接合线被安装在主板3001上，但是可使用倒装芯片(flip-chip)方法。第一存储装置3200c可通过焊锡球11被安装在主板3001上。

在图2a至图2d中，应用处理器2100和cpu3100中的每一个可对应于图1的主机1100。第一存储装置(3200a、3200b、3200c)中的每一个以及嵌入式存储装置2200可对应于图1的第一存储装置1200。第二存储装置(3300a、3300b、3300c)中的每一个以及可移除存储装置2300可对应于图1的第二存储装置1300。

图3是示出能够在图1的存储系统1000中采用的根据接口协议的层结构的框图。主机1100和存储装置1200和1300可根据由alliance建议的ufs协议(例如，jedec通用闪存(ufs)标准、版本2.1(jesd220c)、或者另一ufs标准)来实现。

虽然附图中未示出，但是主机1100可包括层、链路层和应用/hci(主机控制器接口)层(在下文中，被称为应用层)。链路层可包括phy适配器层、数据链路层、网络层和传输层。根据本发明构思的至少一些示例实施例，这里所使用的术语“传输层”与术语“传送层”同义。主机1100的每个层可包括由电路和/或处理器核运行以执行其拥有的功能的程序代码。

第一存储装置1200可包括层(l1#1a、l1#1b)、链路层(l2#1a、l2#1b)和应用/utp(ufs传输协议)层la#1(在下文中，被称为应用层)。第一存储装置1200的层(l1#1a、l1#1b、l2#1a、l2#1b、la#1)可被包括在图1的控制器1220中。第一存储装置1200的层(l1#1a、l1#1b、l2#1a、l2#1b、la#1)中的每一个可包括由电路和/或处理器核运行以执行其拥有的功能的程序代码。

第二存储装置1300可包括层l1#2、链路层l2#2和应用/utp层l1#2(在下文中，被称为应用层)。第二存储装置1300的层(l1#2、l2#2、la#2)可被包括在图1的控制器1320中。第二存储装置1300的层(l1#2、l2#2、la#2)中的每一个可包括由电路和/或处理器核运行以执行其拥有的功能的程序代码。

层(l1#1a、l1#1b、l1#2)中的每一个可包括用于发送和接收包的通信电路(例如，发送器/接收器、调制器/解调器、编码器/解码器、振荡器等)。主机1100的层(未示出)可通过用于连接端口(port#0、port#1a)的线l1与第一存储装置1200的层l1#1a交换包(即，从层l1#1a接收包和/或将包发送到层l1#1a)。第一存储装置1200的层l1#1b可通过用于连接端口(port#1b、port#2)的线l2与第二存储装置1300的层l1#2交换包(即，从层l1#2接收包和/或将包发送到层l1#2)。例如，层(l1#1a、l1#1b、l1#2)中的每一个是物理层，并且可根据由alliance提出的协议(例如，用于v3.0的allicance规范或另一规范)来实现。

虽然附图中未示出，但是链路层(l2#1a、l2#1b、l2#2)中的每一个可包括phy适配器层、数据链路层、网络层和传输层。

phy适配器层可分别管理层(l1#1a、l1#1b、l1#2)的通信环境。例如，phy适配器层可处理数据符号，或者可分别控制用于层(l1#1a、l1#1b、l1#2)的电力。每一个数据链路层可管理数据的物理传输和组成。每一个网络层可管理通信路径或处理通信定时。每一个传输层可检测数据错误并修复错误。

因此，phy适配器层、数据链路层、网络层和传输层可对通过层(l1#1a、l1#1b、l1#2)发送和接收的包进行发送和转换。例如，phy适配器层、数据链路层、网络层和传输层可被包括在链路层中，并且可根据由alliance建议的统一协议(unipro^sm)协议栈(例如，allianceunipro^smv1.6规范或另一unipro^sm规范)来实现。

主机1100的应用层以及应用层(la#1、la#2)可基于通过链路层发送的包来提供关于主机1100和存储装置1200和1300的通信服务。应用层(la#1、la#2)是高阶层，并且可处理来自主机1100以及存储装置1200和1300的用户的请求。层(l1#1a、l1#1b、l1#2)和链路层(l2#1a、l2#1b、l2#2)是低阶层，并且可针对应用层(la#1、la#2)与外部装置执行通信。

层之间的通信可基于具有不同数据格式的包。根据由alliance建议的接口协议，应用层(la#1、la#2)中的每一个以及主机1100的应用层(未示出)可彼此交换具有ufs协议信息单元(upiu)格式的包，并处理该包。例如，phy适配器层中的每一个可彼此交换包括phy适配器控制协议(pacp)帧的包，并处理该包。由于普通技术人员可很好地理解upiu格式和pacp帧，因此将省略详细描述。

图4是示出根据本发明构思的至少一些示例实施例的用于执行针对存储系统1000中的存储装置1200和1300的复位的处理的框图。图5和图6是示出图4的存储系统1000中的复位操作的流程图。为了帮助理解本描述，参照附图4和图5描述针对存储装置1200和1300的复位操作。

在操作s110，主机1100可将硬件复位信号(hwreset)发送到第一存储装置1200。硬件复位信号(hwreset)可通过用于连接分别包括在主机1100和第一存储装置1200中的复位引脚1101和1201的单独的线被接收。硬件复位信号(hwreset)可被发送到复位转换器1230。

硬件复位信号(hwreset)主要用于对通过复位引脚1101和1201连接的第一存储装置1200进行复位。即使在对第二存储装置1300进行复位的情况下，仍可将能够标识第二存储装置1300的标识符(例如，id、地址、标签等)与硬件复位信号(hwreset)一起发送到第一存储装置1200。可将标识符与硬件复位信号(hwreset)一起发送到第一存储装置1200，或者可独立于硬件复位信号(hwreset)将标识符通过用于连接端口(port#0、port#1a)的线被发送到第一存储装置1200。

因此，根据本发明构思的至少一些示例实施例，用于标识要另外复位的存储装置的标识符可被发送到第一存储装置1200。然而，本发明构思的至少一些示例实施例不限于图4中示出的示例。例如，标识符除了通过以上针对图4和图5讨论的各种路径和方法被发送到第一存储装置1200之外，还可通过不是针对图4和图5讨论的各种路径或方法被发送到第一存储装置1200。

在操作s120，复位转换器1230可响应于硬件复位信号(hwreset)来产生软件复位信号(swreset)。软件复位信号(swreset)可包括能够标识该软件复位信号要复位的第二存储装置1300的信息(例如，在操作s110中描述的标识符)。

即使从主机1100接收到硬件复位信号(hwreset)，也可不执行针对第一存储装置1300的复位。也就是说，第一存储装置1200可在确认了第二存储装置1300被软件复位信号(swreset)复位之后被复位。当接收到表示(即，指示)第二存储装置1300被复位的响应时，应用层la#1可使用硬件复位信号(hwreset)执行针对第一存储装置1200的复位操作。然而，本发明构思的至少一些示例实施例不限于此，在其它实施例中，复位操作可由复位转换器1230管理。

在操作s130，可将软件复位信号(swreset)发送到第二存储装置1300。与通过用于连接复位引脚1101和1201的线将硬件复位信号(hwreset)发送到第一存储装置1200的情况不同，不存在用于在第一存储装置1200和第二存储装置1300之间发送复位信号的单独的线。也就是说，第二存储装置1300可不包括诸如第一存储装置1200中示出的用于接收硬件复位信号(hwreset)的单独的复位引脚。例如，软件复位信号(swreset)可通过用于连接端口(port#1b、port#2)的线被发送，其中，在第一存储装置1200和第二存储装置1300之间通过用于连接端口(port#1b、port#2)的线执行通信。软件复位信号(swreset)通过链路层l2#1b、层(l1#1b、l1#2)和链路层l2#2被发送到应用层la#2。

在操作s140，可通过软件复位信号(swreset)对第二存储装置1300进行复位。软件复位信号(swreset)可以是一种基于硬件复位信号(hwreset)产生的命令。因此，软件复位信号(swreset)可被应用层la#2检查和处理。应用层la#2可对软件复位信号(swreset)进行处理以对第二存储装置1300的构成元件(例如，层(l1#2、l2#2、la#2)、端口(port#2)和非易失性存储器1310)进行复位。可通过根据软件复位信号(swreset)进行的复位来初始化第二存储装置1300的层(l1#2、l2#2、la#2)、端口(port#2)和非易失性存储器1310的设置值。

在操作s150，可将表示(即，指示)第二存储装置1300被复位的响应(response)发送到第一存储装置1200。所述响应不仅可包括关于针对第二存储装置1300的复位被执行的信息，还可包括关于针对第二存储装置1300的复位是否成功的信息。所述响应可通过链路层l2#2、层(l1#1b、l1#2)和链路层l2#1b被发送到应用层la#1。

在操作s160，可对第一存储装置1200进行复位。可通过从主机1100接收到的硬件复位信号(hwreset)对第一存储装置1200进行复位。可通过硬件复位信号(hwreset)来初始化第一存储装置1200的构成元件(例如，层(l1#1a、l1#1b、l2#1a、l2#1b、la#1)、端口(port#1a、port#1b)和非易失性存储器1210)的设置值。通常可由应用层la#1来管理以下方案：当从主机1100接收到硬件复位信号(hwreset)时，直到从第二存储装置1300接收到所述响应之后，第一存储装置1200才被复位。

在来自第二存储装置1300的响应包括关于针对第二存储装置1300的复位是否成功的信息的情况下，可另外地执行针对第二存储装置1300的复位操作。与执行针对第二存储装置1300的测试操作的情况类似，在第二存储装置1300必须被成功复位的情况下，可另外地执行针对第二存储装置1300的复位操作。例如，当来自第二存储装置1300的响应指示针对第二存储装置1300的复位操作失败时，第一存储装置1200可将软件复位信号(swreset)再次发送到第二存储装置1300。也就是说，可重复操作s130至s150，直到针对第二存储装置1300的复位操作成功为止。

在操作s170，可将表示(即，指示)第一存储装置1200被复位的响应(response)发送到主机1100。可通过链路层l2#1a、层l1#1a和端口(port#1a、port#0)将该响应发送到主机1100。

当主机1100通过该响应识别出存储装置1200和1300被复位时，可执行后续操作。例如，执行针对存储装置1200和1300的测试操作，或者，可执行主机1100和第一存储装置1200之间的通信/交易以及主机1100和第二存储装置1300之间的通信/交易。

根据本发明构思的至少一些其它示例实施例，可按照与图5中描述的方式不同的方式执行针对存储装置1200和1300的复位。图6中示出了与以上针对图5描述的示例复位操作不同的示例复位操作。由于图5中示出的示例复位操作与图6中示出的示例复位操作在顺序上不同，但是具有相似的基本操作，因此以下提供了对图6中示出的示例复位操作的稍简短的描述。以下参照图4和图6描述针对存储装置1200和1300的复位操作。

在操作s210，主机1100可将硬件复位信号(hwreset)发送到第一存储装置1200。可通过与主机1100和第一存储装置1200之间的通信线(例如，图3的l1)不同的用于连接复位引脚1102和1201的单独的线来发送硬件复位信号(hwreset)。

在操作s220，复位转换器1230可响应于硬件复位信号(hwreset)来产生软件复位信号(swreset)。软件复位信号(swreset)可包括能够标识软件复位信号要复位的第二存储装置1300的信息(例如，图5的s110中描述的标识符)。

在操作s230，可对第一存储装置1200进行复位。可通过从主机1100接收到的硬件复位信号(hwreset)来对第一存储装置1200进行复位。可通过硬件复位信号(hwreset)来初始化层(l1#1a、l1#1b、l2#1a、l2#1b、la#1)、端口(port#1a、port#1b)和非易失性存储器1210的设置值。

在操作s240，可将软件复位信号(swreset)发送到第二存储装置1300。

虽然已描述了复位转换器1230在第一存储装置1200被复位之后产生软件复位信号(swreset)，但是可在第一存储装置1200被复位之前产生软件复位信号(swreset)。应用层la1可在将软件复位信号(swreset)发送到第二存储装置1300之后对第一存储装置1200进行复位。

在操作s250，可通过软件复位信号(swreset)对第二存储装置1300进行复位。可通过根据软件复位信号(swreset)进行的复位来初始化层(l1#2、l2#2、la#2)、端口(port#2)和非易失性存储器1310的设置值。

在操作s260，可将表示(即，指示)第二存储装置1300被复位的响应(response)发送到主机1100或第一存储装置1200。

在来自第二存储装置1300的响应包括指示针对第二存储装置1300的复位被执行的信息的情况下，可将该响应发送到主机1100。在此情况下，该响应可通过第二存储装置1300的层(l2#2、l1#2)以及第一存储装置1200的层(l1#1b、l2#1b、l2#1a、l1#1a)被发送到主机1100的应用层(未示出)。此后，可执行后续操作，诸如针对存储装置1200和1300的测试或进入到普通模式。

在来自第二存储装置1300的响应包括关于针对第二存储装置1300的复位是否成功的信息的情况下，可出现两种情况。在第二存储装置1300被成功复位的情况下，可将该响应发送到主机1100，并且可执行以上描述的后续操作。在针对第二存储装置1300的复位失败的情况下，可将该响应发送到第一存储装置1200。在此情况下，可重复操作s240和s250，直到第二存储装置1300被成功复位为止。

根据通过图4至图6描述的实施例，可通过硬件复位信号(hwreset)对可直接从主机1100接收硬件复位信号(hwreset)的第一存储装置1200进行直接复位。然而，通过第一存储装置1200间接连接到主机1100的第二存储装置1300不能直接接收硬件复位信号(hwreset)。因此，可通过由第一存储装置1200中包括的复位转换器1230产生的软件复位信号(swreset)对第二存储装置1300进行复位。相应地，主机1100和存储装置1200和1300彼此串联连接，从而可解决不能对未与主机1100直接连接的第二存储装置1300进行复位的问题。

在图4至图6描述的实施例中，描述了存储装置1200和1300全部被复位。然而，在其它实施例中，第一存储装置1200可不被复位，而只有第二存储装置1300可通过响应于硬件复位信号(hwreset)而产生的软件复位信号(swreset)被复位。由于除了针对第一存储装置1200的复位被省略之外，此实施例类似于通过图5和图6描述的实施例，因此省略其详细描述。

图7a是示出根据本发明构思的至少一些示例实施例的存储系统100的操作的流程图。使用通过图4至图6描述的复位方法，可描述将存储装置1200和1300置于测试模式或普通模式的方法。为了帮助理解本描述，将一起参照图7a以及图4至图6进行描述。

在操作s310，主机1100可将第一硬件复位信号(hwreset1)发送到存储装置1200和1300。只有包括用于接收第一硬件复位信号(hwreset1)的复位引脚的第一存储装置1200可接收第一硬件复位信号(hwreset1)。

在操作s320，存储装置1200和1300可进入mphy测试模式。第一存储装置1200可被第一硬件复位信号(hwreset1)复位，并且可根据来自主机1100的命令而进入测试模式。第二存储装置1300可被由第一存储装置1200产生的软件复位信号复位，并且可根据来自主机1100的命令而进入测试模式。在测试模式中，可通过主机1100与存储装置1200和1300之间的数据交易来执行测试操作。

在操作s330，存储装置1200和1300可将响应(response)发送到主机1100。所述响应可以是表示(即，指示)针对存储装置1200和1300的测试操作被成功完成的信号。

在操作s340，主机1100可将第二硬件复位信号(hwreset2)发送到存储装置。只有包括用于接收第二硬件复位信号(hwreset2)的复位引脚的第一存储装置1200可接收第二硬件复位信号(hwreset2)。

在操作s350，存储装置1200和1300可进入普通模式。第一存储装置1200可通过被第二硬件复位信号(hwreset2)复位而进入普通模式。第二存储装置1300可通过被由第一存储装置1200产生的软件复位信号复位而进入普通模式。

图7b是更加详细地示出图7a中示出的实施例的流程图。为了帮助理解本描述，将一起参照图7b和图4至图6来进行描述。

在操作s405，主机1100可将第一硬件复位信号(hwreset1)发送到第一存储装置1200。在主机1100和存储装置1200和1300以级联连接结构彼此连接的实施例中，由于只有第一存储装置1200具有硬件复位引脚，因此只有第一存储装置1200可接收第一硬件复位信号(hwreset1)。

在操作s410，第一存储装置1200可响应于第一硬件复位信号(hwreset1)来产生第一软件复位信号(swreset1)。可通过第一存储装置1200的复位转换器1230来产生第一软件复位信号(swreset1)。

在操作s415，第一存储装置1200可将第一软件复位信号(swreset1)发送到第二存储装置1300。由于第二存储装置1300不具有用于接收复位信号的单独的引脚，因此第一软件复位信号(swreset1)可通过用于连接端口(port#1b、port#2)的线被发送。

在操作s420，可通过第一硬件复位信号(hwreset1)对第一存储装置1200进行复位，并且第一存储装置1200可根据来自主机1100的命令而进入第一测试模式。根据主机1100和第一存储装置1200之间的数据交易，可在第一测试模式中执行针对第一存储装置1200的各种测试操作。

在操作s425，可通过第一软件复位信号(swreset1)对第二存储装置1300进行复位，并且第二存储装置1300可根据来自主机1100的命令而进入第二测试模式。根据主机1100和第二存储装置1300之间的数据交易，可在第二测试模式中执行针对第二存储装置1300的各种测试操作。可通过用于连接端口(port#0、port#1a)的线以及用于连接端口(port#1b、port#2)的线来执行主机1100和第二存储装置1300之间的数据交易。

在操作s430，第二存储装置1300可将第二响应(response2)发送到第一存储装置1200。在操作s435，第一存储装置1200可将第一响应(response1)发送到主机1100。第二响应(response2)可以是表示(即，指示)针对第二存储装置1300的测试操作已完成的信号，第一响应(response1)可以是表示(即，指示)针对第一存储装置1200的测试操作已完成的信号。

在操作s440，主机1100可将第二硬件复位信号(hwreset2)发送到第一存储装置1200。

在操作s445，第一存储装置1200可响应于第二硬件复位信号(hwreset2)来产生第二软件复位信号(swreset2)。

在操作s450，第一存储装置1200可将第二软件复位信号(swreset2)发送到第二存储装置1300。

在操作s455，可通过第二软件复位信号(swreset2)对第一存储装置1200进行复位，并且第一存储装置1200可进入普通模式。在普通模式中，可通过用于连接端口(port#0、port#1a)的线来执行主机1100和第一存储存储1200之间的交易。

在操作s460，可通过第二软件复位信号(swreset2)对第二存储装置1300进行复位，并且第二存储装置1300可进入普通模式。在普通模式中，可通过用于连接端口(port#0、port#1a)的线以及用于连接端口(port#1b、port#2)的线来执行主机1100和第二存储装置1300之间的交易。

虽然示出了第二响应(response2)被发送到第一存储装置1200，但是第二响应(response2)可根据实施例被发送到主机1100。在此情况下，主机1100可在响应(response1、response2)全部被接收到之后将第二硬件复位信号(hwreset2)发送到第一存储装置1200。

虽然描述了第一存储装置1200在第一存储装置1200将软件复位信号(swreset1、swreset2)发送到第二存储装置1300之后被复位，但是第一存储装置1200可在第一存储装置1200将软件复位信号(swreset1、swreset2)发送到第二存储装置1300之前被复位。第一存储装置1200可在第二存储装置1300被复位之后被复位。此修改的实施例基于图5和图6，并且执行顺序可根据本发明构思的至少一些示例实施例被不同地修改。

图8是示出根据本发明构思的至少一些示例实施例的用于执行针对存储系统4000中的存储装置(4200、4300、4400)的复位的处理的框图。图9和图10是示出图8的存储系统4000中的复位操作的流程图。存储系统4000还可包括通过存储装置4200和4300间接连接到主机4100的第三存储装置4400。为了帮助理解本描述，参照图8和图9描述针对存储装置(4200、4300、4400)的复位操作。

在操作s505，主机4100可将硬件复位信号(hwreset)发送到第一存储装置4200。可通过用于连接分别包括在主机4100和第一存储装置4200中的复位引脚(4101、4201)的单独的线来接收硬件复位信号(hwreset)。

可将能够标识将被另外复位的存储装置(例如，存储装置(4300、4400))的标识符(例如，id、地址、标签等)与硬件复位信号(hwreset)一起发送到第一存储装置4200。可将标识符与硬件复位信号(hwreset)一起发送到第一存储装置4200，或者，可独立于硬件复位信号(hwreset)将标识符通过用于连接单独的端口(port#0、port#1a)的线发送到第一存储装置4200。

在操作s510，复位转换器4230可响应于硬件复位信号(hwreset)来产生软件复位信号(swreset)。软件复位信号(swreset)可包括能够标识软件复位信号要复位的存储装置(4300、4400)的信息(例如，以上描述的标识符)。根据本发明构思的至少一些示例实施例，复位转换器4230可用硬件(例如，第一存储装置4200中的电路或电路元件)、软件(例如，第一存储装置4200的执行程序代码的微处理器或控制器)或者硬件和软件的组合来实现。

虽然从主机4100接收到硬件复位信号(hwreset)，但是可不执行针对第一存储装置4200的复位。也就是说，第一存储装置4200可在检查到存储装置(4300、4400)被软件复位信号(swreset)复位之后被复位。例如，当接收到表示(即，指示)第二存储装置4300被复位的信号(response)时，应用层la#1可使用硬件复位信号(hwreset)来执行针对第一存储装置4200的复位操作。

在操作s515，可将软件复位信号(swreset)发送到第二存储装置4300。在操作s520，可将软件复位信号(swreset)发送到第三存储装置4400。第二存储装置4300和第三存储装置4400可不包括用于接收硬件复位信号(hwreset)的单独的复位引脚。第二存储装置4300可通过用于连接第一存储装置4200的端口(port#1b)和第二存储装置4300的端口(port#2a)的线来接收软件复位信号(swreset)。第三存储装置4400可通过用于连接第二存储装置4300的端口(port#2b)和第三存储装置4400的端口(port#3)的线来接收软件复位信号(swreset)。软件复位信号(swreset)可通过层(l2#1b、l1#1b、l2#2a、l2#2b、l1#2b、l1#3、l2#3)被发送到应用层(la#3)。

在通过软件复位信号(swreset)对存储装置(4300、4400)进行复位的情况下，软件复位信号(swreset)不会简单地绕过应用层(la#2)。应用层(la#2)可被配置为在第三存储装置4400被复位之后执行针对第二存储装置4300的复位。为了在概念上对此进行表示，示出了软件复位信号(swreset)穿过应用层(la#2)。

在操作s525，可通过软件复位信号(swreset)对第三存储装置4400进行复位。软件复位信号(swreset)可以是一种基于硬件复位信号(hwreset)产生的命令。因此，软件复位信号(swreset)可被应用层la#3检查和处理。可通过由应用层(la#3)处理软件复位信号(swreset)来初始化第二存储装置1300的层(l1#3、l2#3、la#3)、端口(port#3)和非易失性存储器(未示出)的设置值。

在操作s530，可将表示(即，指示)第三存储装置4400被复位的信号(response1)发送到第二存储装置4300。response1不仅可包括关于针对第三存储装置4400的复位被执行的信息，还可包括关于针对第三存储装置4400的复位是否成功的信息。response1可通过链路层(l2#3)、层(l1#3、l1#2b)和链路层(l2#2b)被发送到应用层(la#2)。

在来自第三存储装置4400的response1包括关于针对第三存储装置4400的复位是否成功的信息的情况下，如果第三存储装置4400未被成功复位，则可重复操作s520、s525和s530，直到第三存储装置4400被成功复位为止。

在操作s535，可通过软件复位信号(swreset)对第二存储装置4300进行复位。由于软件复位信号(swreset)是一种使用软件进行复位的命令，因此软件复位信号(swreset)可被应用层(la#2)检查和处理。可通过由应用层(la#2)处理软件复位信号(swreset)来初始化层(l1#2a、l1#2b、l2#2a、l2#2b、la#2)、端口(port#2a、port#2b)和非易失性存储器(未示出)的设置值。

在操作s540，可将表示(即，指示)第二存储装置4300被复位的信号(response2)发送到第一存储装置4200。response2不仅可包括关于针对第二存储装置4300的复位被执行的信息，还可包括关于针对第二存储装置4300的复位是否成功的信息。response2可通过链路层(l2#2a)、层(l1#2a、l1#1b)以及链路层(l2#1b)被发送到应用层(la#1)。

在来自第二存储装置4300的response2包括关于针对第二存储装置4300的复位是否成功的信息的情况下，如果第二存储装置4300未被成功复位，则可重复操作s515、s535和s540，直到第二存储装置4300被成功复位为止。

在操作s545，可对第一存储装置4200进行复位。可通过从主机4100接收到的硬件复位信号(hwreset)对第一存储装置4200进行复位。可通过硬件复位信号(hwreset)来初始化第一存储装置4200的构成元件(例如，层(l1#1a、l1#1b、l2#1a、l2#2b、la#1)、端口(port#1a、port#1b)和非易失性存储器(未示出))。通常可通过应用层la#1来管理这样的方案：硬件复位信号(hwreset)刚从主机4100被接收到时，第一存储装置4200不被复位，当response2从第二存储装置4300被接收到时，第一存储装置4200才被复位。

在操作s550，可将表示(即，指示)第一存储装置4200被复位的信号(response3)发送到主机4100。response3可通过链路层(l2#1a)、层(l1#1a)和端口(port#1a、port#0)被发送到主机4100。为了说明的简洁性，图8中未示出来自第一存储装置4200的response3。

当主机4100通过响应(response3)识别出存储装置(4200、4300、4400)被复位时，可执行后续操作。例如，可执行针对存储装置(4200、4300、4400)的测试操作，或者，可执行主机4100和存储装置(4200、4300、4400)之间的通信/交易。

在其它实施例中，可以以与图9中描述的方式不同的方式来执行针对存储装置(4200、4300、4400)的复位。图10中示出了与图9的实施例不同的实施例。由于图9的实施例和图10的实施例在操作顺序上不同，但是具有相似的基本整体操作，因此以下提供了图10中示出的示例复位操作的稍简短的描述。参照图8和图10描述针对存储装置(4200、4300、4400)的复位操作。

在操作s605，主机4100可将硬件复位信号(hwreset)发送到第一存储装置4200。也可以将能够标识将被另外复位的存储装置(例如，存储装置(4300、4400))的标识符与硬件复位信号(hwreset)一起发送到第一存储装置4200。

在操作s610，复位转换器4230可响应于硬件复位信号(hwreset)来产生软件复位信号(swreset)。软件复位信号(swreset)可包括能够标识软件复位信号要复位的存储装置(4300、4400)的信息(例如，以上描述的标识符)。

在操作s615，可对第一存储装置4200进行复位。可通过从主机4100接收到的硬件复位信号(hwreset)来对第一存储装置4200进行复位。可通过硬件复位信号(hwreset)来初始化第一存储装置4200的构成元件(例如，层(l1#1a、l1#1b、l2#1a、l2#1b、la#1)、端口(port#1a、port#1b)和非易失性存储器(未示出))的设置值。

在操作s620，可将软件复位信号(swreset)发送到第二存储装置4300。

在操作s625，可通过软件复位信号(swreset)对第二存储装置4300进行复位。可通过由应用层(la#2)处理软件复位信号(swreset)来初始化层(l1#2a、l1#2b、l2#2a、l2#2b、la#2)、端口(port#2a、port#2b)和非易失性存储器(未示出)的设置值。

在操作s630，可将软件复位信号(swreset)发送到第三存储装置4400。

在操作s635，可通过软件复位信号(swreset)对第三存储装置4300进行复位。可通过由应用层(la#3)处理软件复位信号(swreset)来初始化层(l1#3、l2#3、la#3)、端口(port#3)和非易失性存储器(未示出)的设置值。

在操作s640，可将表示(即，指示)第三存储装置4400被复位的信号(response)发送到主机4100。来自第三存储装置4400的response可通过链路层(l2#3)、层(l1#3、l1#2b)、链路层(l2#1b、l2#1a)和层(l1#1a)被发送到主机4100。为了说明简要，图8中未示出来自第三存储装置4400的response。response不同于response1和response2。

如果主机4100接收到来自第三存储装置4400的response，从而针对存储装置(4200、4300、4400)的复位被完成，则可执行后续操作，诸如测试操作或进入普通模式。

图11是示出根据本发明构思的至少一些示例实施例的用于执行针对存储系统5000中的存储装置(5200、5300、5400)的复位的处理的框图。图12和图13是示出图11的存储系统5000中的复位操作的流程图。除了针对第二存储装置5300的复位被省略之外，本实施例类似于图8的实施例。因此，省略了重复的描述。参照图11和图12描述针对存储装置(5200、5300)的复位操作。

在操作s705，主机5100可将硬件复位信号(hwreset)发送到第一存储装置5200。可通过用于连接分别包括在主机5100和第一存储装置5200中的复位引脚5101和5201的单独的线来接收硬件复位信号(hwreset)。

在本实施例中，第二存储装置5300不被复位。因此，也可以将能够标识将被另外地复位的第三存储装置5400的标识符(例如，id、地址、标签等)与硬件复位信号(hwreset)一起发送到第一存储装置5200。可将所述标识符与硬件复位信号(hwreset)一起发送，或者，可独立于硬件复位信号(hwreset)将所述标识符通过用于连接单独的端口(port#0、port#1a)的线发送到第一存储装置5200。

在操作s710，复位转换器5230可响应于硬件复位信号(hwreset)来产生软件复位信号(swreset)。软件复位信号(swreset)可包括能够标识软件复位信号要复位的第三存储装置5400的标识符。根据本发明构思的至少一些示例实施例，复位转换器5230可用硬件(例如，第一存储装置5200中的电路或电路元件)、软件(例如，第一存储装置5200的微处理器或控制器)或硬件和软件的组合来实现。

即使从主机5100接收到硬件复位信号(hwreset)，仍可不执行针对第一存储装置5200的复位。第一存储装置5200可在检查到第三存储装置5400已被软件复位信号(swreset)复位之后被复位。当接收到表示(即，指示)第三存储装置5400被复位的信号(response)时，应用层(la#1)可使用硬件复位信号(hwreset)来执行针对第一存储装置5200的复位操作。

在操作s715，可将软件复位信号(swreset)发送到第三存储装置5400。可通过链路层(l2#1b)、层(l1#1b,l1#2a)、链路层(l2#2a,l2#2b)和层(l1#2b,l1#3)和链路层(l2#3)将软件复位信号(swreset)发送到应用层(la#3)。第二存储装置5300和第三存储装置5400可不包括用于接收硬件复位信号(hwreset)的单独的复位引脚。第三存储装置5400可通过用于连接第一存储装置5200的端口(port#1b)和第二存储装置5300的端口(port#2a)的线以及用于连接第二存储装置5300的端口(port#2b)和第三存储装置5400的端口(port#3)的线来接收软件复位信号(swreset)。

在不对第二存储装置5300进行复位的情况下，应用层(la#2)实际上可不处理软件复位信号(swreset)。也就是说，软件复位信号(swreset)可简单地绕过应用层(la#2)。为了在概念上对此进行表示，通过虚线箭头示出了软件复位信号(swreset)穿过应用层(la#2)的部分。

在操作s720，可通过软件复位信号(swreset)来对第三存储装置5400进行复位。软件复位信号(swreset)可以是一种基于硬件复位信号(hwreset)而产生的命令。可通过由应用层(la#3)处理软件复位信号(swreset)来初始化层(l1#3、l2#3、la#3)、端口(port#3)和非易失性存储器(未示出)的设置值。

在操作s725，可将表示(即，指示)第三存储装置5400被复位的信号(response)发送到第一存储装置5200。response不仅可包括关于针对第三存储装置5400的复位被执行的信息，还可包括关于针对第三存储装置5400的复位是否成功的信息。来自第三存储装置5400的response可通过链路层(l2#3)、层(l1#3、l1#2b)、链路层(l2#2b、l2#2a)、层(l1#2a,l1#1b)和链路层(l2#1b)被发送到应用层(la#2)。

在来自第三存储装置5400的response包括关于针对第三存储装置5400的复位是否成功的信息的情况下，如果第三存储装置5400未被成功复位，则可重复操作s715、s720和s725，直到第三存储装置5400被成功复位为止。

在操作s730，可对第一存储装置5200进行复位。可通过从主机5100接收的硬件复位信号(hwreset)来对第一存储装置5200进行复位。可通过硬件复位信号(hwreset)来初始化第一存储装置5200的设置值。通常可由应用层(la#1)来管理这样的方案：针对第二存储装置5300的复位被省略，并且第一存储装置5200在针对第三存储装置5400的复位被完成之后被复位。

在操作s735，可将表示(即，指示)第一存储装置5200被复位的信号(response)发送到主机5100。为了说明的简洁性，图11中未示出来自第一存储装置5200的response。当主机5100通过来自第一存储装置5200的response识别出存储装置(5200、5300)被复位时，可执行后续操作，诸如测试操作或进入普通模式。

在其它实施例中，可按照与图12中描述的方式不同的方式执行针对存储装置(5200、5400)的复位。图12中示出了与图13的实施例不同的实施例。由于图12的实施例和图13的实施例在操作顺序上不同，但是具有类似的基本操作，因此以下提供图13中示出的示例复位操作的稍简短的描述。参照图11和图13描述针对存储装置(5200、5400)的复位操作。

在操作s805，主机5100可将硬件复位信号(hwreset)发送到第一存储装置5200。也可以将能够标识硬件复位信号(hwreset)要另外复位的第三存储装置5400的标识符(例如，id、地址、标签等)与硬件复位信号(hwreset)一起发送到第一存储装置5200。

在操作s810，复位转换器5230可响应于硬件复位信号(hwreset)来产生软件复位信号(swreset)。软件复位信号(swreset)可包括能够标识软件复位信号要复位的第三存储装置5400的标识符。

在操作s815，可对第一存储装置5200进行复位。可通过从主机5100接收到的硬件复位信号(hwreset)来对第一存储装置5200进行复位，结果，可初始化第一存储装置5200的设置值。

在操作s820，可将软件复位信号(swreset)发送到第三存储装置5400。软件复位信号(swreset)可通过链路层(l2#1b)、层(l1#1b、l1#2a)、链路层(l2#2a、l2#2b)、层(l1#2b、l1#3)和链路层(l2#3)被发送到应用层(la#3)。

在操作s825，可通过软件复位信号(swreset)对第三存储装置5400进行复位。可通过由应用层(la#3)处理软件复位信号(swreset)来初始化第三存储装置5400的设置值。

在操作s830，可将表示(即，指示)第三存储装置5400被复位的信号(response)发送到主机5100。来自第三存储装置5400的response可通过链路层(l2#3)、层(l1#3、l1#2b)、链路层(l2#2b、l2#2a)、层(l1#2a、l1#1b)和链路层(l2#1b、l2#1a)以及层(l1#1a)被发送到主机5100。为了说明的简洁性，图11中未示出从第三存储装置5400发送到主机5100的response，该response不同于从第三存储装置5400发送到第一存储装置5200的response。

如果主机5100接收到来自第三存储装置5400的response，从而针对存储装置(5200、5400)的复位被完成，则可执行后续操作，诸如测试操作或进入普通模式。

已参照图11至图13以及针对第二存储装置5300的复位操作被省略的示例场景描述了执行针对彼此串联连接的存储装置(5200、5400)的复位操作的处理。然而，即使在针对第一存储装置5200或第三存储装置5400的复位操作被省略的情况下，仍可应用以上参照图11至图13描述的执行复位操作的处理。

图14是示出根据本发明构思的至少一些示例实施例的用于执行针对存储系统6000中的存储装置(6200、6300)的复位的处理的框图。本实施例类似于图3中示出的实施例。在本实施例中，第一存储装置6200可不包括用于产生软件复位信号的复位转换器。第一存储装置6200可不接收用于直接或间接对存储装置(6200、6300)进行复位的硬件复位信号(hwreset)。相反，第一存储装置6200可通过用于连接在主机6100和第一存储装置6200之间的交易中使用的端口(port#0、port#1a)的线来接收软件复位信号(swreset)。

可通过层(l1#1a)、链路层(l2#1a)将从主机6100接收到的软件复位信号(swreset)发送到应用层(la#1)。在第一存储装置6200在第二存储装置6300被复位之前被复位的情况下，应用层(la#1)可通过处理软件复位信号(swreset)首先对第一存储装置6200进行复位。在第二存储装置6300在第一存储装置6200被复位之前被复位的情况下，软件复位信号(swreset)可绕过应用层(la#1)被发送到应用层(la#2)。

根据本发明构思的至少一些示例实施例，只有第一存储装置6200被复位，或者只有第二存储装置6300被复位，在此情况下，可适应性地应用通过图3至图13描述的实施例。即使在三个或更多个存储装置被连接到主机6100的情况下，以上描述的实施例仍可被适应性地被应用。因此，省略了详细描述。

图15是用于解释根据本发明构思的至少一些示例实施例的对存储系统7000中的与主机7100非直接连接的存储装置(7202至720n)进行复位操作的框图。

存储系统7000可包括串联连接到主机7100的存储装置(7201至720n)。

存储装置(7201至720n)可通过各自的输入/输出端口彼此串联连接。第一存储装置7201可被配置为直接连接到主机7100以直接与主机7100进行通信。第二存储装置至第n存储装置(7202至720n)可按照类似方式彼此串联连接。在这种方式下，多个存储装置(7201至720n)可以以链式结构或级联连接结构的拓扑形式进行连接。

当第一存储装置7201从主机7100接收到硬件复位信号(hwreset)时，第一存储装置7201的复位转换器(未示出)可产生软件复位信号(swreset)。软件复位信号(swreset)可以是能够对第二存储装置至第n存储装置(7202至720n)进行复位的命令。软件复位信号(swreset)可包括能够标识软件复位信号要复位的存储装置的标识符。

软件复位信号(swreset)可被顺序地发送到第n存储装置720n。此后，可通过软件复位信号(swreset)从第n存储装置720n至第二存储装置7202依次对存储装置进行复位。每个存储装置的应用层可识别并处理软件复位信号(swreset)来对每个存储装置进行复位。此后，可通过硬件复位信号(hwreset)对第一存储装置7201进行复位。

在本发明构思的至少一些示例实施例中，可通过硬件复位信号(hwreset)首先对第一存储装置7201进行复位。此后，可将软件复位信号(swreset)依次从第二存储装置7202发送到第n存储装置720n，并且可通过软件复位信号(swreset)从第二存储装置7202至第n存储装置720n依次对存储装置进行复位。

硬件复位信号(hwreset)未从主机7100被接收，软件复位信号(swreset)反而可从第一存储装置7201被接收。在此情况下，可不单独地包括用于产生软件复位信号(swreset)的复位转换器。

图16是用于解释根据本发明构思的至少一些示例实施例的对存储系统8000中的与主机8100非直接连接的多个存储装置(8202至820n)中的一些存储装置进行复位操作的框图。示出了针对第二存储装置8202的复位被省略。

在本实施例中，当第一存储装置8201从主机8100接收硬件复位信号(hwreset)时，能够标识硬件复位信号(hwreset)要复位的存储装置的标识符可与硬件复位信号(hwreset)被一起接收。标识符可不包括能够标识第二存储装置8202的信息。

可将响应于硬件复位信号(hwreset)而产生的软件复位信号(swreset)依次从第二存储装置8202发送到第n存储装置820n。然而，第二存储装置8202的应用层可不处理软件复位信号(swreset)，软件复位信号(swreset)可简单地绕过第二存储装置8202的应用层。如果第二存储装置8202从第三存储装置8203接收到表示(即，指示)第三存储装置8203被复位的响应，则也是如此。也就是说，正被复位的存储装置的应用层可识别并处理软件复位信号(swreset)以对存储装置进行复位，但是不被复位的第二存储装置8202仅提供发送软件复位信号(swreset)所经过的路径，使得后续的存储装置(8203至820n)被复位。

图17是示出根据本发明构思的至少一些示例实施例的电子装置的框图。参照图17，电子装置9000可被配置为支持标准或edp(嵌入式显示器端口)标准。电子装置9000可包括应用处理器9100、无线发送/接收单元9200、nfc通信单元9300、数据存储器9400、显示器单元9500、图像处理单元9600、工作存储器9700和用户接口9800。

应用处理器9100可控制电子装置9000的全部操作。应用处理器9100可包括与显示器单元9500执行接口连接的dsi主机以及与图像处理单元9600执行接口连接的csi主机。

无线发送/接收单元9200可包括主天线9210、rf芯片9220和调制解调器9230。调制解调器9230可通过层与应用处理器9100进行通信。然而，在其它实施例中，调制解调器9230被内置在应用处理器9100中以与应用处理器9100一起被实现在单个芯片中。例如，主天线9210可被实现在围绕电子装置9000的金属体的一部分中。

nfc通信单元9300可包括nfc天线9310、匹配电路9320和nfc控制器9330。

数据存储器9400可包括嵌入式ufs存储器9410和可移除ufs卡9420。嵌入式ufs存储器9410可通过层直接与应用处理器9100进行通信。可移除ufs卡9420可被串联连接到嵌入式ufs存储器9410。应用处理器9100、嵌入式ufs存储器9410和可移除ufs卡9420可以以链式结构或级联连接结构的拓扑形式连接。

应用处理器9100可包括用于通过与ufs协议不同的协议与可移除ufs卡9420进行通信的桥。应用处理器9100可通过各种卡协议(例如，ufds、mmc、emmcsd(安全数字)、迷你sd、微型sd等)与可移除usf卡9420进行通信。应用处理器9100和可移除ufs卡9420可通过三维非易失性存储器装置来构造，其中，包括存储器单元的单元串沿着垂直于基板的方向被形成在三维非易失性存储器装置中。

显示器单元9500可包括显示器面板9510和dsi(显示器串行接口)外围电路9520。显示器面板9510可显示图像数据。内置在应用处理器9100中的dsi主机可通过dsi与显示器面板9510执行串行通信。dsi外围电路9520可包括驱动显示器面板9510所需的定时控制器、源驱动器等。

图像处理单元9600可包括相机模块9610和csi(相机串行接口)外围电路9620。相机模块9610和csi(相机串行接口)外围电路9620可包括镜头、图像传感器、图像处理器等。在相机模块9610中产生的图像数据可在图像处理器中被处理，并且处理后的图像可通过csi被发送到应用处理器9100。

工作存储器9700可临时存储由应用处理器9100处理的数据。工作存储器9700可包括易失性存储器(诸如sram、dram、sdram等)或非易失性存储器(诸如闪存、pram(相变ram)、mram(磁阻ram)、reram(电阻式ram)、fram(铁电ram)等)。

用户接口9800可包括被提供用于用户便利的各种装置(例如，麦克风、扬声器等)。

根据本发明构思的至少一些示例实施例，在包括以级联连接结构连接的存储装置的电子装置中，可提供一种能够对未直接与应用处理器连接的可移除存储装置进行复位的方法。

已描述了本发明构思的示例实施例，很明显，示例实施例可以以多种方式被改变。这些改变不应被认为是偏离了本发明构思的示例实施例的预期精神和范围，并且对于本领域技术人员显而易见的所有这样的修改旨在被包括在权利要求的范围内。