一种采用全耗尽绝缘硅FD-SOI场效应管的MRAM存储芯片的制作方法

本发明属于半导体芯片存储技术领域，尤其涉及一种采用全耗尽绝缘硅fd-soi场效应管的mram存储芯片。

背景技术：

磁性随机存储器(mram)是一种新兴的非挥发性存储技术。它拥有高速的读写速度和高集成度，且可以被无限次的重复写入。mram可以像sram/dram一样快速随机读写，还可以像flash闪存一样在断电后永久保留数据。

mram具有很好的经济性和性能，它的单位容量占用的硅片面积比sram有很大的优势，比在此类芯片中经常使用的norflash也有优势，比嵌入式norflash的优势更大。mram读写时延接近最好的sram，功耗则在各种内存和存储技术最好；而且mram与标准cmos半导体工艺兼容，dram以及flash与标准cmos半导体工艺不兼容；mram还可以和逻辑电路集成到一个芯片中。

mram基于mtj(磁性隧道结)结构。由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1所示：下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层相平行或反平行。由于量子物理的效应，电流可以穿过中间的隧道势垒层，但是mtj的电阻和可变磁化层的磁化方向有关。前一种情况电阻低，后一种情况电阻高。

读取mram的过程就是对mtj的电阻进行测量。写mram使用比较新的stt-mram技术使用比读更强的电流穿过mtj进行写操作。一个自下而上的电流把可变磁化层置成与固定层平行的方向，自上而下的电路把它置成反平行的方向。

如图2所示，每个mram的存储单元由一个mtj和一个场效应管组成。每一个存储单元需要连接三根线：

●场效应管的栅极gate连接到芯片的wordline(字线)负责接通或切断这个单元；

●场效应管的源极极连在sourceline(源极线)上；

●场效应管的漏极和mtj的一端相连，mtj的另一端连在bitline(位线)上；

●场效应管的背栅极体电位body连接到地。

一种典型的mram存储阵列排布如图3所示(仅代表性的显示了2×2的矩阵)。字线wordline和源线sourceline、位线bitline相垂直，源线和位线相互平行。通过源线和位线之间的电压差产生写驱动电流和读电流，通过字线来实现读写开关控制。其中和mtj相连接的晶体管可以采用cmos场效应管也可以采用全耗尽绝缘硅soi场效应管。

mtj存储单元需要两个方向的电流实现0、1的写入，写0对应从低电阻态翻转至高电阻态，写1对应从高电阻态翻转至低电阻态。写1时bl处于高电位，sl处于低电位。写0时bl处于低电位，sl处于高电位。在同样的v_g条件下写1时的v_gs大于写0时的v_gs，因此两个方向上场效应管能提供的驱动电流的不对称性，写1时的电流大于写0时的电流。另一方面，mtj存储单元的特性是写1时所需要的电流更小，这就导致电路提供的电流和所需要的驱动电流不匹配。一种电路设计上的解决方法是在需要更大驱动电流是提高场效应管上所加的v_g(wl)电压，即采用更高的v_g＝vdd+vb，在提高v_g的同时，为了缓解mos管的压力，同时提高背栅极体电位body的偏置电压至vb。

现有技术采用体硅场效应管，如图4所示。在电路工作状态下提高背栅极体电位body的偏压会产生闩锁效应。这是因为体硅场效应管中一旦抬高背栅极体电位电位将在背栅极背栅极中产生电流，而相邻的两个nmos和pmos管的两组源、漏极和背栅极会形成一组npn和pnp三极管回路，将背栅极电流进行正向反馈放大，使得场效应管无法正常工作甚至有烧毁的风险。另外，在抬高背栅极电位时如果源或漏极处于0电位，源或漏极和背栅极之间会产生pn结的正向导通使得场效应管无法正常工作。

技术实现要素：

针对现有技术的上述缺陷，本发明的目的在于提供一种采用全耗尽绝缘硅fd-soi场效应管的mram存储芯片，能够消除体硅场效应管存在的闩锁效应，可以调节体背栅极电位，解决写电路提供的驱动电流不足的问题。

为实现上述目的，本发明提供了一种采用全耗尽绝缘硅fd-soi场效应管的mram存储芯片，所述mram存储芯片的每个mram存储单元的场效应管采用全耗尽绝缘硅fd-soi场效应管；所述mram芯片还包括一个体电位控制单元，调控存储芯片的背栅极体电位。

本发明还提供一种采用全耗尽绝缘硅fd-soi场效应管的mram存储芯片调节背栅极体电位的设计方法，具体设计方式如下：

所述方法的具体设计方式如下：

背栅极体电位设为v_body＝vb，且在读操作时，取vb＝0。

进一步地，所述mram存储芯片调节背栅极体电位的具体方法如下：

写0方向时：

源线电位v_sl设为v0+vb，位线电位v_bl设为0，栅极(字线)电位v_g设为vdd+vb；其中，v0+vb是读驱动电路需要产生并施加到源线上的电压信号，vdd+vb读驱动电路需要产生并施加到栅极上的电压信号，vb是是要施加到body上的电压信号；

写1方向时：

源线电位v_sl设为vb，位线电位v_bl设为v1+vb，栅极(字线)电位v_g设为vdd+vb；其中，v1+vb是读驱动电路需要产生并施加到位线上的电压信号。

进一步地，所述背栅极体电位v_body可根据设计需要灵活设置。

进一步地，所述背栅极体电位v_body由背栅极体电位控制电路进行设置，所述背栅极体电位控制电路可以在不同操作下合理调节所述背栅极体电位v_body

本发明采用全耗尽绝缘硅fd-soi场效应管作为mram的存储单元,能够消除体硅场效应管存在的闩锁效应，可以调节背栅极体电位，解决写电路提供的驱动电流不足的问题。

附图说明

图1是现有技术mtj示意图。

图2是现有技术mram存储单元架构示意图。

图3是现有技术mram存储阵列排布图。

图4是现有技术一种现有技术采用的体硅场效应管结构示意图。

图5是本发明一较佳实施例的全耗尽绝缘硅fd-soi场效应管的mram存储芯片结构示意图。

图6是本发明另一较佳实施例的采用全耗尽绝缘硅fd-soi场效应管的mram存储芯片调节背栅极体电位的设计方法写0方向流程示意图。

图7是本发明另一较佳实施例的采用全耗尽绝缘硅fd-soi场效应管的mram存储芯片调节背栅极体电位的设计方法写1方向流程示意图。

具体实施方式

下面对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

实施1

一种采用全耗尽绝缘硅fd-soi场效应管的mram存储芯片，该mram存储芯片的每个mram存储单元的场效应管采用全耗尽绝缘硅fd-soi场效应管，如图5所示。所述mram芯片还包括一个体电位控制单元，调控存储芯片的背栅极体电位。

由于全耗尽绝缘硅fd-soi场效应管的背栅极body和源极source、漏极drain之间被一层氧化硅介电层隔绝开来，因此所述mram芯片在抬高背栅极体电位时，不会形成pnp和npn型的三极管结构，也就不存在闩锁效应，不会带来面积和成本代价。

实施例2

一种采用全耗尽绝缘硅fd-soi场效应管的mram存储芯片调节背栅极体电位的设计方法，如图6和图7所示，具体设计方式如下：

背栅极体电位设为v_body＝vb，vb值可根据设计需要灵活设置。较佳地，可以通过背栅极体电位控制电路在不同操作下合理调节背栅极体电位。

在读操作时，取vb＝0。

所述的mram存储芯片调节背栅极体电位的具体方法如下：

写0方向时：

源线电位v_sl设为v0+vb，位线电位v_bl设为0，栅极(字线)电位v_g设为vdd+vb。其中，v0+vb是读驱动电路需要产生并施加到源线上的电压信号，vdd+vb读驱动电路需要产生并施加到栅极上的电压信号，vb是要施加到body上的电压信号。

写1方向时：

源线电位v_sl设为vb，位线电位v_bl设为v1+vb，栅极(字线)电位v_g设为vdd+vb；其中，v1+vb是读驱动电路需要产生并施加到位线上的电压信号。

本实施例可以调节背栅极电位，解决写电路提供的驱动电流不足的问题。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。