一种半导体存储器老化测试系统及方法与流程

本发明属于半导体存储器老化测试技术领域，更具体地，涉及一种半导体存储器老化测试系统及方法。

背景技术

半导体存储器有一定的失效概率，其失效概率与使用次数之间的关系符合浴缸曲线的特性，开始使用时存储器的失效概率高，当经过一定使用次数后失效概率大幅降低，直到接近或达到其使用寿命后，存储器的失效概率又会升高。至今无任何存储器制造商敢忽略半导体存储器的失效问题，一般通过老化测试(testduringburn-in，tdbi)来加速存储器失效概率的出现，直接让其进入产品稳定期来解决该问题。

半导体存储器老化测试的总体方案是给被测半导体存储器供给电源信号和测试信号，在高低温或常温下让被测半导体存储器连续不间断地工作设定的时间，此过程称为老化(burn-in)，由此来加速半导体存储器件的失效，筛选出良品。老化测试属于半导体芯片的可靠性测试，只需做基础性功能测试即可满足要求，一般芯片的工作频率会降低到10mhz以减少测试系统的复杂度，降低测试成本。由于半导体存储器的种类很多，应用广泛，量大、性能较高且工作温度范围广，因此需要有一套容量灵活、可扩展性好、宽温度范围、功能丰富、架构可靠性和性价比均高的老化测试方法及系统才能满足实际应用。现有半导体存储器老化测试方法和装置的技术较多，譬如：

公开号为cn107305792a的中国专利公开了一种测试存储器的方法和装置，在存储器内部集成了测试电路，只需外部设备发触发命令就可以完成老化，但该公开的技术方案不涉及到高低温老化测试设备，而且所集成的老化测试电路只能进行读写、擦除等基本操作，不能对测试结果进行记录和分析，无法定位故障。

公开号为cn102385933a的中国专利公开了一种存储器老化测试装置，所公开的存储器老化装置包括一个内部解码器和三个串联的计数器，用于降低测试成本和缩减老化测试时间，但该装置没有涉及对测试过程和结果的管理，也没有涉及高低温老化测试方案。

公开号为cn205680445u的中国专利公开了一种静态随机存取存储器老练测试板及装置，虽然涉及到了老化测试板和测试装置，但没有涉及到具体测试方案和系统，测试对象仅限于特定公司的特定存储器存储，即idt(integrateddevicetechnology)公司的sram(staticrandomaccessmemory)静态随机存储器，且没有明确老化箱中测试板与测试机之间的具体连接和交互。

公开号为cn102903395a的中国专利公开了存储器的可靠性测试方法，但主要涉及存储器数据保持能力的测试，没有涉及存储器老化测试方案。

公开号为cn204269773u、cn105319494a的中国专利公开了一种集成电路芯片的自动老化测试装置，将集成电路芯片老化测试的驱动模板和摆放芯片的测试模板组合成一个装置，不需要采用专用的测试仪；但其功能简单，只能做基本的老化，而不能对老化测试中的数据进行记录和管理分析，不利于芯片良率提升，不适应当前半导体存储器的老化测试需求。

公开号为cn204269774u、cn105319495a的中国专利公开了一种内建式集成电路芯片自动老化测试装置，与公开号为cn204269773u的中国专利类似，区别在于将测试模块集成到了存储器内部，而不需要采用专用的测试仪，也未涉及对测试数据的记录和管理分析。

公开号为cn102467973a的中国专利公开了一种存储器测试方法及装置，提及了存储器老化时利用自身功耗产生的热量控制老化温度，以解决用外部加热方式导致温度分布不均和温度误差，还提及了利用控制器和信号发生器对存储器进行测试，主要采用行列矩阵控制方式；但是未涉及对测试过程的记录和管理分析，且这种方式不适用于低温老化测试，有一定的局限性。

公开号为cn107271879a的中国专利公开了半导体芯片老化测试装置及方法，是一种降低测试时钟信号传输失真的方法，主要是将产生时钟信号的高频晶体振荡器移到被测芯片插座的附近，并通过多路复用器可以选择多个时钟源，让芯片在常温下做耐久性老化测试；没有提及高低温老化测试方案，也没有对测试过程和结果进行管理分析。

技术实现要素：

针对现有技术的以上缺陷或改进需求中的至少一点，本发明提供了一种半导体存储器老化测试系统及方法，其目的在于实现老化测试中对被测器件(deviceundertest，dut)测试过程的控制、失效分析，并提高半导体存储器老化测试系统的可扩展性以支持多种类型存储器的老化测试。

为实现本发明目的，按照本发明的一个方面，提供了一种半导体存储器老化测试系统，包括上位机、交换机、测试核心板、测试板；

上位机用于运行测试软件，通过所搭载的测试软件分配测试资源、编辑测试流程、分析测试结果；

交换机提供用于连接上位机与测试核心板的端口，每块测试核心板对应一个端口，通过交换机根据预设的传输协议将指令从上位机下发到测试核心板，并将测试结果从测试核心板上传到上位机；每块测试核心板均连接到交换机，各测试核心板均能独立地与上位机进行通信，通过上位机可单独控制任意一块测试核心板；

测试核心板用于根据上位机指令给dut提供测试信号和电源信号，并将dut输出信号与预设值进行比较得到初步测试结果存储在测试核心板上的存储区域，并上传到上位机进行数据统计、分析，输出测试结果；存储区域包括引脚缓冲存储区、坏块存储区、数据失效存储区、数据缓冲存储区，用于将包括失效电压电流、坏块、失效数据、失效地址的dut失效信号分区存储；

测试板用于承载dut，并为dut提供时钟信号和片选信号，单块测试板可承载一颗或多颗dut，dut老化测试可单颗进行也可多颗dut同时进行。

优选的，上述半导体存储器老化测试系统，其测试核心板根据控制信息对测试信号进行延时调整和加强驱动后输出给dut的io管脚；并根据控制信号和传输衰减对电源信号进行补偿后输出给dut的电源管脚，使dut进入老化测试状态；传输衰减是根据dutio管脚的实际电压电流值计算出的传输路径上的衰减。

优选的，上述半导体存储器老化测试系统，还包括第一背板、第二背板；第一背板具有多个测试核心板槽位，第二背板具有多个测试板槽位；测试板上设置有至少一个被测器件测试位；通过第一背板和第二背板实现测试信号和电源信号在测试核心板与测试板之间的传输；由测试核心板、第一背板、第二背板、测试板构成的测试单元支持多个被测器件同测；通过第一背板和第二背板实现测试信号和电源信号在测试核心板与测试板之间的传输；

一套老化测试系统至少设置一组测试单元，通过设置多组测试单元可实现更多dut同测；通过更换不同的测试板实现对多种类型半导体存储器譬如nandflash、norflash、ddr2/ddr3/ddr4、emmc、ssd的老化测试，提高老化测试系统的可扩展性。

优选的，上述半导体存储器老化测试系统，测试板放置dut的正面设置有一整块散热板，散热板对应dut处挖空，使得整块散热板紧贴测试板固定，让dut露出在外部；便于dut的上料和下料，且加快了导热，以及加固测试板；由此加快测试板散热，提高结构可靠性，满足高密度承载于测试板上的多块dut同测的散热需求。

优选的，上述半导体存储器老化测试系统，测试板上的dut测试位形成阵列式，同一行的测试位共享时钟信号，同一列的测试位共享片选信号；

测试时，多颗dut按照测试位在测试板上排成阵列式，排列在同一行的dut共享时钟信号，即每根scan线同时连接排在同一行的多颗dut的时钟管脚；排列在同一列的dut共享片选信号，即每根clk线同时连接排在同一列的多颗dut的片选管脚；通过这种多dut共享时钟或片选信号的形式，增大dut同测数，提高测试效率。

优选的，上述半导体存储器老化测试系统，测试板四周边框均采用铜条紧固以加快测试板散热、提高结构可靠性；测试板两侧设计了铜质导槽便于测试板插拔。

为实现上述目的，按照本发明的另一个方面，基于上述老化测试系统，提供了一种半导体存储器老化测试方法，包括如下步骤：

(1)测试核心板根据上位机下发的指令生成测试指令和控制信息；

(2)测试核心板根据控制信息对测试指令进行译码，生成测试向量、时序、波形，输出测试信号；

(3)测试核心板对测试板上的dut施加测试信号和电源，开始老化测试；

(4)测试核心板采集dutio管脚上的电压电流并与预设的标准进行对比，根据比对结果输出高低电平信号；采集dut电源管脚上的电压电流；

(5)测试核心板判断上述电平信号、电源管脚的电压电流值是否与设置值一致，若是则进入步骤(6)；否则，判定dut失效，将dut的失效信息分别保存到片外相对应的存储区，包含dut编号、失效地址、失效数据、失效电压电流值；

(6)判断测试板上所有dut是否完成了老化测试，若否则进入步骤(4)，若是则进入步骤(7)；

(7)测试核心板对测试数据进行失效分析，按照预设的协议将失效分析结果打包上传给上位机；

失效分析包括：将从dutio管脚上采集到的数据与预期数据进行对比，判断数据是否错误，并将错误的数据、地址信息保存到存储区；判断电压电流采集的采样窗口是否合理，并给出采样位置和调整方向；判断施加到dutio上的测试信号的时间、电平是否与预设值一致，并测量出偏差值提供给上位机校准；

(8)由上位机根据测试要求对当前测试板上所有dut的数据进行分析，输出老化测试结果，并对失效dut进行标识分类，上传到外部生产管理系统。

优选地，上述半导体存储器老化测试方法，在步骤(5)中，还对失效dut做隔离保护处理，以保留故障现场，便于故障定位分析。

优选地，上述半导体存储器老化测试方法，步骤(3)还包括：对测试信号进行延时调整和加强驱动后输出给dut的io管脚；并根据传输衰减对电源信号进行补偿后输出给dut的电源管脚，使dut进入老化测试状态；传输衰减是根据dutio管脚的实际电压电流值计算出的传输路径上的衰减；

通过在电源模块输出的电源信号根据衰减加以补偿，使得dutio管脚的电压电流值与通过上位机软件设置的电压电流值一致。

优选地，上述半导体存储器老化测试方法，采用行列扫描的方式对同一块测试板上的多块dut进行测试；排列在同一行的dut共享一个时钟信号；排列在同一列的dut共享一个片选信号。

优选地，上述半导体存储器老化测试方法，还包括：

通过上位机从测试核心板上的各存储区提取对应的失效信息，对当前批次或所有批次的dut老化测试数据进行分析，特别是对失效信息进行数据分析，输出图表信息，供芯片厂商定位失效dut的故障，发现失效规律，有效改善良率。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：

(1)本发明提供的半导体存储器老化测试系统及方法，通过测试板提供测试信号、进行测试结果初步分析，通过测试板承载dut，通过采用背板进行信号传输，测试板与测试核心板可分别放置在两个独立的温度区工作，减少了对测试系统不必要的温度冲击；高低温老化测试时通过将测试板与测试核心板分区放置，将温度有效隔离，可尽可能降低测试核心板的工作温度，减少对测试核心板器件的温度冲击，降低高低温下器件失稳的可能性，保证测试信号质量，提升了测试信号完整性，可以将dut的工作频率由常规的10mhz提升到20mhz甚至更高，在基本不增加系统复杂度的情况下提升老化测试效率，从而进一步降低测试成本；

(2)本发明提供的半导体存储器老化测试系统及方法，通过测试核心板可以输出各种类型的测试信号，并对测试信号进行延时调整、加强驱动、波形控制的处理，以及对电源信号进行补偿，产生更精准的测试信号的电源信号，包括每个测试周期中测试信号的上升沿和下降沿位置，最小精度能够做到1ns以内，提升了用户对测试波形的自定义能力和灵活性；对测试结果分区存储，实现老化测试中对单个dut测试过程控制的管理和失效分析的功能；

(3)本发明提供的半导体存储器老化测试系统及方法，当老化测试系统配置多块测试核心板时，由于每一块核心板的以太网接口均连接到以太网交换机，各测试核心板均能独立地与上位机进行通信，可以单独控制任意一块测试核心板，使得高低温老化测试系统实现了slot/site单独控制，克服了传统的老化测试系统只能做到全部slot/site一起控制、使用不够方便灵活的缺陷；

(4)本发明提供的半导体存储器老化测试系统及方法，可以根据产能需要灵活配置测试板和测试核心板数量来增加dut同测数，降低了测试资源开销和损坏风险；

(5)本发明提供的半导体存储器老化测试系统及方法，可以支持nandflash、norflash、ddr2/ddr3/ddr4、emmc、ssd等各种类型存储器的老化测试，减少了测试成本。

附图说明

图1是本发明提供的半导体存储器老化测试系统的一个实施例的系统框图；

图2是实施例提供的半导体存储器老化测试系统的测试板结构示意图；

图3是实施例提供的半导体存储器老化测试系统的信号传输架构示意图；

图4是实施例提供的半导体存储器老化测试系统的测试核心板功能框图；

图5是实施例提供的半导体存储器老化测试系统的存储分区示意图；

图6是实施例提供的老化测试方法流程示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

参照图1～图5，对本发明提供的半导体存储器老化测试系统的一个实施例的进行说明。

实施例提供的半导体存储器老化测试系统包括上位机、交换机、测试核心板、第一背板、测试板、第二背板；

上位机用于运行测试软件，通过测试软件分配测试资源、编辑测试流程、分析测试结果；实施例采用的分析测试结果的工具包括条件编译工具、模式工具、校准工具、直方图工具、二维交互式(shmoo)工具，便于测试人员对存储器良率及失效器件进行高效分析和故障定位。

交换机提供若干个百兆/千兆/万兆端口连接上位机和测试核心板，每块测试核心板对应一个端口；实施例中采用tcp/ip协议作为传输协议，将测试命令从上位机下发到测试核心板，并将测试结果从测试核心板上传到上位机；当老化测试系统配置多块测试核心板时，每块测试核心板的以太网接口均连接到以太网交换机，各测试核心板均能独立地与上位机进行通信，可通过上位机单独控制任意一块测试核心板。

测试核心板用于根据上位机指令给dut提供测试信号和电源，并将dut输出信号与预设值进行比较得到初步测试结果，将初步测试结果分别保存到不同的存储区间，并上传到上位机进行数据统计、分析，输出测试结果。

参照图5，测试核心板上包括分区的存储区域，包含有引脚缓冲存储区(pinbuffermemory，pbm)、坏块存储区(badblockmemory，bbm)、数据失效存储区(datafailmemory，dfm)、数据缓冲存储区(databuffermemory，dbm)，分别存储dut的失效信号，包括坏块、失效数据、失效地址、失效电压电流；以对老化测试过程进行管理，在测试过程中发现有失效dut时，仅对该失效dut停止老化测试，并保护读写等现场信息便于故障定位及分析；同时，让正常dut继续进行老化测试；可以根据测试情况对不同的dut分配不同的测试数据，让测试过程更加灵活方便；可以随时停止、重新开始单颗或所有dut的测试，不影响测试结果；并能对测试结果进行数据分析。

测试板用于承载dut，并为dut提供时钟信号和片选信号，单块测试版上可承载一颗或多颗dut，dut老化测试可单颗进行也可多颗dut同时进行。

测试板包括耐高低温的接插件，测试板通过接插件插在背板上，接插件的数量根据实际需要增减。在一个优选实施例中，测试板面板侧还设置有便于将测试板从背板上插入或取出的把手，把手的位置一般位于测试板的中间，也可以根据需要进行调整。在一个优选实施例中，为加快测试板散热和结构可靠性，测试板四周边框均采用铜条紧固，两侧设计了铜质导槽便于测试板插拔。

在一个优选实施例中，测试板放置dut的正面设置有一整块散热板，该散热板对应dut处挖空，使得整块散热板可以紧贴bib测试板固定，让dut露出在外部；不仅便于dut的上料和下料，且加快了导热，以及加固测试板；由此加快测试板散热，提高结构可靠性，满足高密度承载于测试板上的多块dut同测的散热需求。

通过更换不同的测试板可以实现对不同半导体存储器的老化测试，而不需更换其它单元，这样提高了老化测试系统的可扩展性，提升维护效率，降低测试成本。

参照图2，在一个优选实施例中，多颗dut在测试板上排成阵列式，多个duts共享时钟、片选信号；排列在同一行的dut共享一个时钟信号scan，即每根scan线同时连接16颗dut的时钟管脚；排列在同一列的dut共享一个片选信号，即每根clk线同时连接16颗dut的片选管脚；图2中测试板上每一个灰色的小方块代表1颗dut，总共有256颗。由于dut的电源为直流信号，几乎没有串扰和高频衰减，不受测试速度的影响，因此可以采用更多的dut共享，譬如64或128颗dut共享时钟信号或片选信号。同样的，dut的io管脚也可以采用共享模式，虽然图中没有示意出来，但是不影响本发明的构想和实施。

背板用于给测试核心板、测试板提供插槽，实现信号和电源的传输，测试核心板、第一背板、第二背板、测试板一一对应，将这一组合称为一个单元(slot)，每个slot可支持256duts或更多dut同时测试。

本发明所提供的老化测试系统可以支持无限多的slot数，取决于高低温箱的内部空间，实际使用的slot数根据测试需要灵活配置，以避免没有使用到的slot同时处于工作环境中无效运行，由此延长测试系统的使用寿命。当老化测试系统配置多块测试核心板时，每一块测试核心板的以太网接口均连接到以太网交换机，各测试核心板均能独立地与上位机进行通信，可以单独控制任意一块测试核心板，使得该老化测试系统可以实现slot单独控制，克服了传统的老化测试系统只能做到全部slot一起控制、使用不够方便灵活的缺陷。

参照图6，是通过实施例提供的老化测试系统进行半导体存储器老化测试的流程，包括：

(1)将承载有dut的测试板插入设置与高低温箱的测试系统背板，紧固并确认温度区隔离后关上高低温箱箱门，然后上电，启动高低温箱和外部上位机开始工作。

(2)通过上位机设置高低温箱的老化时间，以及高低温箱内各区的温度参数，并配置好老化测试系统的测试向量、dut电源电压电流和dutio电压电流等参数并编译成可执行文件下载到测试核心板。

(3)测试核心板的cpu根据接收到的可执行文件生成测试指令和控制信息，使核心板上的各个单元有序运行。

(4)测试核心板的fpga根据cpu提供的控制信息进行对cpu发送来的测试指令进行译码，生成测试向量、时序、波形，输出测试信号。

(5)测试核心板的引脚驱动电路和器件电源供应器对测试板上的dut施加测试信号和电源信号，开始老化测试；

具体地：

引脚驱动电路对fpga发送的测试信号进行延时调整、加强驱动后，输出给dut的io管脚；

器件电源供应器根据fpga单元发送的控制信息以及传输路径上的衰减对从测试核心板上电源模块提供的电压电流进行补偿后输出给dut的电源管脚，使dut进入老化测试状态。

补偿的具体方法为：通过dutio管脚的电压电流测量值计算出传输路径上的衰减；在电源模块输出端对该衰减加以补偿，使得dutio管脚的电压电流值与通过上位机软件设置的电压电流值一致。

(6)测试核心板的比较器采集dutio管脚上的电压电流并与预设的标准进行对比，根据比对结果输出高低电平信号给fpga；dps单元则采集dut电源管脚上的电压电流进行量测，将结果发送到fpga单元。

(7)测试核心板的fpga判断dutio管脚上的电平、电源管脚的电压电流值是否与步骤(2)中设置的一致，若是则进入步骤(9)；否则，将dut的失效信息全部发送到fpga，包含dut编号、失效地址、失效数据、失效电压电流值，并进入步骤(8)；

(8)测试核心板上的fpga将失效信息分别保存到片外相对应的存储区；并对失效dut做隔离保护处理，这样做的目的是保留现场，便于测试人员分析定位具体失效原因，优化器件设计和生产。

(9)判断测试板上的所有dut是否完成了老化测试，若否则进入步骤(5)，若是则进入步骤(10)。

(10)测试核心板的fpga对测试数据进行初步分析，然后按照规定的协议譬如tcp/ip协议汇总打包，经由cpu上传通过千兆以太网传输给上位机；其中，初步分析包括：将从dutio管脚上采集到的数据与预期数据进行对比，判断数据是否错误，并将错误的数据、地址信息保存到存储区；判断电压电流采集的采样窗口是否合理，并给出采样位置和调整方向；判断施加到dutio上的测试信号的时间、电平是否与预设值一致，并测量出偏差，提供给上位机校准；对数据进行分类、整理、打包，提供标准函数接口方便调用。

(11)由上位机根据测试要求对当前测试板上所有dut的数据进行分析，输出老化测试结果，并对失效dut进行标识分类，上传到外部生产管理系统。

在一个优选实施例中，采用行列扫描的方式对同一块测试板上的多块dut进行测试；实施例中，当测试速率在20mhz以内时，为降低测试系统成本，采用16duts共享(share)的模式进行，即每根scan线同时连接16颗dut的时钟管脚，每根clk线同时连接16颗dut的片选管脚。

在一个优选实施例中，还包括如下步骤：

根据测试要求，通过上位机基于失效信息进一步对当前批次或所有批次的dut老化测试数据进行分析，特别是对失效信息进行数据分析，输出图表信息，供芯片厂商定位失效dut的故障，发现失效规律，有效改善良率。本步骤中，分析的基础是存储于测试核心板各存储区的完整失效信息；这依赖于测试核心板上的各存储区，譬如引脚缓冲存储区(pinbuffermemory，pbm)、坏块存储区(badblockmemory，bbm)、数据失效存储区(datafailmemory，dfm)、数据缓冲存储区(databuffermemory，dbm)。存储空间是老化测试设备的瓶颈，同测dut数很多而测试核心板上的存储空间有限，因此限制了同测数；更大的存储空间则具有更大的竞争优势，存储空间的大小、分区可根据测试需求而定。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。