存储装置的制作方法

本公开涉及存储信息的存储装置。

背景技术：

对于非易失性半导体存储器，经常使用铁电栅极晶体管，其利用铁电物质的自发极化特性使得存储器能够存储信息。例如，ptl1公开了包括存储器元件(memorycell)的存储装置，所述存储器元件包括两个mos(金属氧化物半导体)晶体管和铁电栅极晶体管。

引文列表

专利文献

ptl1：第h02-64993号日本未审专利申请公开

技术实现要素：

在希望存储装置中的存储器元件尺寸较小的同时，期望进一步减小单元尺寸。

希望提供一种能够减小单元尺寸的存储装置。

根据本公开的实施方案的存储装置包括第一晶体管和第二晶体管、第一信号线和第二信号线、第一开关晶体管、第二开关晶体管和第三开关晶体管。第一晶体管和第二晶体管各自包括第一扩散层、第二扩散层和栅极，并且各自能够存储阈值状态。第一开关晶体管导通，并将第一信号线和第一晶体管的第一扩散层耦合。第二开关晶体管导通，并将第一晶体管的第二扩散层和第二晶体管的第一扩散层耦合。第三开关晶体管导通，并将第二晶体管的第二扩散层和第二信号线耦合。

根据本公开的实施方案的存储装置包括第一和第二晶体管以及第一至第三开关晶体管。导通第一开关晶体管将第一信号线和第一晶体管的第一扩散层耦合。导通第二开关晶体管将第一晶体管的第二扩散层和第二晶体管的第一扩散层耦合。导通第三开关晶体管将第二晶体管的第二扩散层和第二信号线耦合。

根据本公开的实施方案的存储装置包括第一和第二晶体管以及第一至第三晶体管，从而使得有可能减小单元尺寸。要注意的是，这里描述的效果不一定是限制性的，并且可以是本公开中描述的任何效果。

附图说明

图1是示出根据本公开的实施方案的存储装置的配置实例的框图。

图2是示出图1中所示的存储器元件阵列的配置实例的电路图。

图3是示出图1中所示的存储器元件阵列的配置实例的另一电路图。

图4是示出图1中所示的存储器元件阵列的配置实例的布局图。

图5是示出图1中所示的存储装置的操作实例的表格。

图6描述图1中所示的存储装置的编程操作实例。

图7描述图1中所示的存储装置的擦除操作实例。

图8描述图1中所示的存储装置的读取操作实例。

图9是示出图1中所示的存储装置的另一操作实例的表格。

图10描述图1中所示的存储装置的另一编程操作实例。

图11描述图1中所示的存储装置的另一擦除操作实例。

图12描述图1中所示的存储装置的另一读取操作实例。

具体实施方式

在下文中参考附图详细描述本公开的一些实施方案。

<实施方案>

[配置实例]

图1示出根据一实施方案的存储装置(存储装置1)的配置的实例。存储装置1是使用铁电栅极晶体管作为存储元件的非易失性存储装置。存储装置1包括控制器11、存储器元件阵列20、驱动器12和13以及存储器元件阵列20。

控制器11控制存储装置1的操作。具体地，控制器11基于从外部提供的写入命令和写入数据来控制驱动器12和13的操作，以使信息被写入存储器元件阵列20中的存储器元件mc(稍后描述)。此外，控制器11基于从外部提供的读取命令来控制驱动器12和13的操作，以使信息从存储器元件mc被读取。

存储器元件阵列20包括以矩阵形式提供的存储器元件mc。

图2和3各自示出存储器元件阵列20的配置的实例。存储器元件阵列20包括多条选择栅极线sg1、多条选择栅极线sg2、多条选择栅极线sg3、多条栅极线cg1、多条栅极线cg2和多条位线bl。选择栅极线sg1在图2和3中水平延伸，并且每条选择栅极线sg1的一端耦合到驱动器12。选择栅极线sg2在图2和3中水平延伸，并且每条选择栅极线sg2的一端耦合到驱动器12。选择栅极线sg3在图2和3中水平延伸，并且每条选择栅极线sg3的一端耦合到驱动器12。栅极线cg1在图2和3中水平延伸，并且每条栅极线cg1的一端耦合到驱动器12。栅极线cg2在图2和3中水平延伸，并且每条栅极线cg2的一端耦合到驱动器12。位线bl在图2和3中垂直延伸，并且每条位线bl的一端耦合到驱动器13。

如图3中所示，在存储器元件阵列20中，以存储器单元u为基础提供多个存储器元件mc。存储器单元u各自包括两个存储器元件mc1和mc2。如图2中所示，存储器单元u包括三个晶体管q(晶体管q1、q2和q3)和两个铁电栅极晶体管qf(铁电栅极晶体管qf1和qf2)。晶体管q1、铁电栅极晶体管qf1和晶体管q2构成存储器元件mc1，且晶体管q2、铁电栅极晶体管qf2和晶体管q3构成存储器元件mc2。

要注意的是，在以下描述中，为方便进行描述，将晶体管q和铁电栅极晶体管qf分别定义为漏极(扩散层)和源极(扩散层)。然而，此定义不是限制性的，漏极和源极可互换使用。

晶体管q是n型mos晶体管。在此实例中，晶体管q的阈值vth被设定为“0.5v”。

铁电栅极晶体管qf是所谓的铁电栅极场效应晶体管(fefet；ferroelectric-gatefield-effecttransistor)，并且用作非易失性存储器。在这种铁电栅极晶体管qf中，n型mos晶体管中所谓的栅极氧化物薄膜被包括铁电材料的栅极绝缘薄膜代替。由于栅极绝缘薄膜中的铁电物质根据栅极上的电压vg与扩散层(源极或漏极)上的电压vb之间的电压差vgb(＝vg-vb)的极性而被极化，铁电栅极晶体管qf的阈值状态因而发生变化。在此实例中，铁电栅极晶体管qf可采取两种可识别的阈值状态(低阈值状态vthl和高阈值状态vthh)。低阈值状态vthl下的阈值vth例如是“-0.7v”，而高阈值状态vthh下的阈值vth例如是“0.7v”。要注意的是，在未极化状态下，铁电栅极晶体管qf的阈值vth例如被设定为“0v”。

低阈值状态vthl对应于此实例中的数据“1”，而高阈值状态vthh对应于此实例中的数据“0”。换句话说，铁电栅极晶体管qf用作存储1位数据的存储元件。在下文中，导致从高阈值状态vthh(数据“0”)变化到低阈值状态vthl(数据“1”)被称为“编程”，而导致从低阈值状态vthl(数据“1”)变化到高阈值状态vthh(数据“0”)被称为“擦除”。

例如，在编程操作中，如稍后所述，铁电栅极晶体管qf的扩散层(源极或漏极)上的电压vb被设定为低于铁电栅极晶体管qf的栅极上的电压vg。换句话说，电压差vgb(＝vg-vb)被设定为预定的正电压差。例如，此预定的正电压差是“+2v”或更高的电压。在栅极绝缘薄膜中，这导致铁电物质根据电场的方向而被极化，并且极化状态被保持。因而，铁电栅极晶体管qf的阈值vth被设定为低电压(“-0.7v”)(低阈值状态vthl)。

此外，例如在擦除操作中，如稍后所述，铁电栅极晶体管qf的扩散层(源极或漏极)上的电压vb被设定为高于铁电栅极晶体管qf的栅极上的电压vg。换句话说，电压差vgb(＝vg-vb)被设定为预定的负电压差。例如，此预定的负电压差是“-2v”或更低的电压。在栅极绝缘薄膜中，这导致铁电物质根据电场的方向而被极化，并且极化状态被保持。此极化矢量的方向与在将电压差vgb设定为预定负电压差的情况下的极化矢量的方向相反。因而，铁电栅极晶体管qf的阈值vth被设定为高电压(“0.7v”)(高阈值状态vthh)。

在读取操作中，例如稍后所述，存储装置1将铁电栅极晶体管qf的源极和漏极上的电压设定为约“0v”，并将预定的电压(例如，“0.5v”)施加于栅极。在铁电栅极晶体管qf的阈值状态是低阈值状态vthl(数据“1”)的情况下，铁电栅极晶体管qf导通，而在铁电栅极晶体管qf的阈值状态是高阈值状态vthh(数据“0”)的情况下，铁电栅极晶体管qf断开。在这种偏置条件下，存储装置1通过检测铁电栅极晶体管qf处于导通状态或断开状态中的哪一种状态来读取存储在铁电栅极晶体管qf中的信息。

在每个存储器单元u(图2)中，晶体管q1具有与选择栅极线sg1耦合的栅极、与位线bl(例如，第n位线bl(n))耦合的源极和与铁电栅极晶体管qf1的源极耦合的漏极。铁电栅极晶体管qf1具有与栅极线cg1耦合的栅极、与晶体管q1的漏极耦合的源极和与晶体管q2的源极耦合的漏极。晶体管q2具有与选择栅极线sg2耦合的栅极、与铁电栅极晶体管qf1的漏极耦合的源极和与铁电栅极晶体管qf2的漏极耦合的漏极。铁电栅极晶体管qf2具有与栅极线cg2耦合的栅极、与晶体管q2的漏极耦合的漏极和与晶体管q3的漏极耦合的源极。晶体管q3具有与选择栅极线sg3耦合的栅极、与铁电栅极晶体管qf2的源极耦合的漏极和与另一位线bl(例如，第(n+1)位线bl(n+1))耦合的源极。

因此，在存储装置1中，五个晶体管(晶体管q1至q3以及铁电栅极晶体管qf1和qf2)构成两个存储器元件mc1和mc2。换句话说，一个存储器元件mc使用2.5个晶体管。在存储装置1中，例如与ptl1中描述的存储器元件相比，这样使得有可能减少晶体管的数量，从而使得有可能减小存储器元件的单元尺寸。

图4示出存储器元件阵列20中的布局实例。在此实例中，示出了图3中水平布置的两个存储器单元u的布局。

存储器元件阵列20包括扩散层100、选择栅极线sg1至sg3、栅极线cg1和cg2、接触件/通孔101以及位线bl。

扩散层100是所谓的半导体有源层，并且与包括在一个存储器元件mc中的五个晶体管(晶体管q1至q3以及铁电栅极晶体管qf1和qf2)有关的六个扩散层100被设置成在图4中垂直布置。在图4底部的扩散层100对应于晶体管q1的源极。从底部起为第二个的扩散层100对应于晶体管q1的漏极和铁电栅极晶体管qf1的源极。从底部起为第三个的扩散层100对应于铁电栅极晶体管qf1的漏极和晶体管q2的源极。从底部起为第四个的扩散层100对应于晶体管q2的漏极和铁电栅极晶体管qf2的漏极。从底部起为第五个的扩散层100对应于铁电栅极晶体管qf2的源极和晶体管q3的漏极。在顶部的扩散层100对应于晶体管q3的源极。

在此实例中，选择栅极线sg1至sg3以及栅极线cg1和cg2被设置为在图4中水平延伸。例如，在选择栅极线sg1至sg3下方的层中设置栅电极和栅极氧化物薄膜(未示出)。要注意的是，这并不是限制性的，并且例如选择栅极线sg1至sg3可被用作栅电极。选择栅极线sg1和该选择栅极线sg1附近的扩散层100构成晶体管q1。选择栅极线sg2和该选择栅极线sg2附近的扩散层100构成晶体管q2。选择栅极线sg3和该选择栅极线sg3附近的扩散层100构成晶体管q3。在栅极线cg1和cg2下方的层中设置包括栅电极和铁电材料的栅极绝缘薄膜(未示出)。要注意的是，这并不是限制性的，并且例如栅极线cg1和cg2可被用作栅电极。栅极线cg1和栅极线cg1附近的扩散层100构成铁电栅极晶体管qf1，且栅极线cg2和该栅极线cg2附近的扩散层100构成铁电栅极晶体管qf2。

接触件/通孔101将晶体管q1的源极(扩散层100)和位线bl(例如，第n位线bl(n))耦合。接触件/通孔102将晶体管q3的源极(扩散层100)和另一位线bl(例如，第(n+1)位线bl(n+1))耦合。在此实例中，位线bl被设置为在图4中倾斜延伸。

在此实例中，扩散层100被设置为在图4中垂直布置，且位线bl被设置为在图4中倾斜延伸，但这不是限制性的。或者，例如可以按阶梯方式设置位线bl。此外，例如位线bl可以被设置为在图4中垂直延伸，且扩散层100可以被设置为在图4中倾斜布置。

在写入操作和读取操作中，基于从控制器11提供的控制信号，驱动器12将电压vsg1施加于选择栅极线sg1，将电压vsg2施加于选择栅极线sg2，将电压vsg3施加于选择栅极线sg3，将电压vcg1施加于栅极线cg1，并且将电压vcg2施加于栅极线cg2。

在写入操作和读取操作中，驱动器13基于从控制器11提供的控制信号将电压vbl施加于位线bl。驱动器13包括感测放大器14。在读取操作中，感测放大器14基于在位线bl中流动的电流来读取存储在存储器元件mc中的信息。然后，驱动器13将读取信息提供给控制器11。

在此，铁电栅极晶体管qf1对应于本公开中的“第一晶体管”的具体实例。铁电栅极晶体管qf2对应于本公开中的“第二晶体管”的具体实例。晶体管q1对应于本公开中的“第一开关晶体管”的具体实例。晶体管q2对应于本公开中的“第二开关晶体管”的具体实例。晶体管q3对应于本公开中的“第三开关晶体管”的具体实例。驱动器12和13各自对应于本公开中的“驱动器”的具体实例。

[操作和运行]

接着描述根据本发明实施方案的存储装置1的操作和运行。

(总体操作概述)

首先参考图1，描述了存储装置1的总体操作的概要。控制器11控制存储器元件阵列20的操作。具体地，基于从外部提供的写入命令和写入数据，控制器11控制驱动器12和13的操作，以使信息被写入存储器元件阵列20中的存储器元件mc。此外，基于从外部提供的读取命令，控制器11控制驱动器12和13的操作，以使信息从存储器元件mc被读取。在写入操作和读取操作中，基于从控制器11提供的控制信号，驱动器12将电压vsg1施加于选择栅极线sg1，将电压vsg2施加于选择栅极线sg2，将电压vsg3施加于选择栅极线sg3，将电压vcg1施加于栅极线cg1，并且将电压vcg2施加于栅极线cg2。在写入操作和读取操作中，驱动器13基于从控制器11提供的控制信号将电压vbl施加于位线bl。此外，在读取操作中，驱动器13中的感测放大器14基于在位线bl中流动的电流来读取存储在存储器元件mc中的信息。然后，驱动器13将读取信息提供给控制器11。

(详细操作)

接下来详细描述写入操作(编程操作和擦除操作)以及读取操作。首先描述对被选作处理目标的存储器元件mc1执行的操作，且然后描述对被选作处理目标的存储器元件mc2执行的操作。

(对存储器元件mc1执行的写入操作和读取操作)

图5示出在对选定的存储器元件mc1执行写入操作和读取操作的情况下各自施加于包括选定的存储器元件mc1的存储器单元ua的电压vsg1、vcg1、vsg2、vcg2、vsg3、vbl1和vbl2的实例。图5中的这些电压vsg1至vsg3各自表示在与存储器单元ua耦合的选择栅极线sg1至sg3中的相应一条上的电压，图5中的电压vcg1和vcg2各自表示在与存储器单元ua耦合的栅极线cg1和cg2中的相应一条上的电压，电压vbl1表示在与存储器单元ua中的存储器元件mc1耦合的位线bl(bl1)上的电压，且电压vbl2表示在与存储器单元ua中的存储器元件mc2耦合的位线bl(bl2)上的电压。

图6示出对存储器元件mc1执行的编程操作的实例。图7示出对存储器元件mc1执行的擦除操作的实例。图8示出对存储器元件mc1执行的读取操作的实例。在图6至8中，使用开关示出晶体管q1至q3中的每一个，所述开关指示其操作状态。

(对存储器元件mc1执行的编程操作)

在执行编程操作的情况下，如图5中所示，驱动器12将电压vsg1、vcg1、vsg2、vcg2和vsg3分别设定为“3v”、“3v”、“0v”、“0v”和“0v”。此外，驱动器13将电压vbl1和vbl2分别设定为“0v”和“3v”。此外，如图6中所示，驱动器12和13将在除了与存储器单元ua耦合的选择栅极线sg1至sg3以外的选择栅极线sg1至sg3上的电压vsg1至vsg3以及在除了与存储器单元ua耦合的栅极线cg1和cg2以外的栅极线cg1和cg2上的电压vcg1和vcg2全都设定为“0v”，同时将在除了与存储器单元ua耦合的位线bl以外的位线bl上的所有电压vbl设定为“3v”。

如图6中所示，在作为编程操作的目标的存储器元件mc1中，电压vsg1(“3v”)被施加于晶体管q1的栅极，从而导通晶体管q1。此外，在与存储器元件mc1耦合的位线bl1上的电压vbl1是“0v”。这导致电压vbl1(“0v”)被施加于铁电栅极晶体管qf1的源极。电压vcg1(“3v”)被施加于铁电栅极晶体管qf1的栅极，从而使铁电栅极晶体管qf1的栅极上的电压vg与其扩散层(源极或漏极)上的电压vb之间的电压差vgb(＝vg-vb)为“3v”。电压差vgb是足以将铁电栅极晶体管qf1的阈值状态改变为低阈值状态vthl的电压，从而导致铁电栅极晶体管qf1的阈值vth低(低阈值状态vthl)。如此，存储装置1对存储器元件mc1执行编程操作。

在编程操作中，存储在存储器单元ua中的存储器元件mc2中的数据被保持。换句话说，电压vsg2是“0v”，从而使晶体管q2断开，并且电压vsg3是“0v”，从而使晶体管q3断开。因此，电压既不被施加于铁电栅极晶体管qf2的源极，也不被施加于其漏极，并且因此铁电栅极晶体管qf2的阈值状态被保持。

此外，在编程操作中，存储在与存储器单元ua属于同一行的另一存储器单元u中的存储器元件mc1和mc2中的数据也被保持。具体地，例如电压vsg1(“3v”)被施加于在存储器单元ua的左侧的存储器单元u1中的晶体管q1的栅极，并且在与晶体管q1耦合的位线bl上的电压vbl是“3v”，从而使在存储器单元u1中的铁电栅极晶体管qf1的源极上的电压为“2.5v”。换句话说，低于电压vsg1(“3v”)达晶体管q1的阈值vth(“0.5v”)的电压(“2.5v”)被施加于铁电栅极晶体管qf1的源极。电压vcg1(“3v”)被施加于铁电栅极晶体管qf1的栅极，从而使铁电栅极晶体管qf1的栅极上的电压vg与其扩散层(源极或漏极)上的电压vb之间的电压差vgb(＝vg-vb)为“0.5v”。电压差vgb不是足以将铁电栅极晶体管qf1的阈值状态改变为低阈值状态vthl的电压，并且因此铁电栅极晶体管qf1的阈值状态被保持。此外，晶体管q2和q3处于断开状态，并且因此铁电栅极晶体管qf2的阈值状态被保持。上面已经描述了在存储器单元ua的左侧的存储器单元u1，但同样的内容适用于在存储器单元ua的右侧的存储器单元u2。

此外，在编程操作中，存储在与存储器单元ua属于不同行的另一存储器单元u中的存储器元件mc1和mc2中的数据也被保持。具体地，例如存储器单元ua下方的存储器单元u3中的电压vsg1至vsg3、vcg1和vcg2全都是“0v”，从而使晶体管q1至q3断开。因此，铁电栅极晶体管qf1和qf2的阈值状态被保持。

(对存储器元件mc1执行的擦除操作)

在执行擦除操作的情况下，如图5中所示，驱动器12将电压vsg1、vcg1、vsg2、vcg2和vsg3分别设定为“3v”、“0v”、“0v”、“0v”和“0v”。此外，驱动器13将电压vbl1和vbl2分别设定为“3v”和“0v”。此外，如图7中所示，驱动器12和13将在除了与存储器单元ua耦合的选择栅极线sg1至sg3以外的选择栅极线sg1至sg3上的电压vsg1至vsg3、在除了与存储器单元ua耦合的栅极线cg1和cg2以外的栅极线cg1和cg2上的电压vcg1和vcg2以及在除了与存储器单元ua耦合的位线bl以外的位线bl上的电压vbl全都设定为“0v”。

如图7中所示，在作为擦除操作的目标的存储器元件mc1中，电压vsg1(“3v”)被施加于晶体管q1的栅极，从而导通晶体管q1。此外，在与存储器元件mc1耦合的位线bl1上的电压vbl1是“3v”。这导致在铁电栅极晶体管qf1的源极上的电压为“2.5v”。电压vcg1(“0v”)被施加于铁电栅极晶体管qf1的栅极，从而使铁电栅极晶体管qf1的栅极上的电压vg与铁电栅极晶体管qf1的扩散层(源极或漏极)上的电压vb之间的电压差vgb(＝vg-vb)为“-2.5v”。电压差vgb是足以将铁电栅极晶体管qf1的阈值状态改变为高阈值状态vthh的电压，从而导致铁电栅极晶体管qf1的阈值vth高(高阈值状态vthh)。如此，存储装置1对存储器元件mc1执行擦除操作。

在擦除操作中，存储在存储器单元ua中的存储器元件mc2中的数据被保持。换句话说，电压vsg2是“0v”，从而使晶体管q2断开，并且电压vsg3是“0v”，从而使晶体管q3断开。因此，电压既不被施加于铁电栅极晶体管qf2的源极，也不被施加于其漏极，并且因此铁电栅极晶体管qf2的阈值状态被保持。

此外，在擦除操作中，存储在与存储器单元ua属于同一行的另一存储器单元u中的存储器元件mc1和mc2中的数据也被保持。具体地，例如在存储器单元ua的左侧的存储器单元u1中的电压vsg1至vsg3、vcg1和vcg2与存储器单元ua中的电压vsg1至vsg3、vcg1和vcg2相同。因此，电压vsg1(“3v”)被施加于存储器单元u1中的晶体管q1的栅极，从而导通晶体管q1。然而，在与晶体管q1耦合的位线bl上的电压vbl是“0v”，从而使在存储器单元u1中的铁电栅极晶体管qf1的源极上的电压是“0v”。因此，在铁电栅极晶体管qf1中，栅极上的电压vg与扩散层(源极或漏极)上的电压vb之间的电压差vgb(＝vg-vb)变为“0v”，且因此铁电栅极晶体管qf1的阈值状态被保持。此外，晶体管q2和q3处于断开状态，且因此铁电栅极晶体管qf2的阈值状态被保持。上面已经描述了在存储器单元ua的左侧的存储器单元u1，但同样的内容适用于在存储器单元ua的右侧的存储器单元u2。

此外，在擦除操作中，存储在与存储器单元ua属于不同行的另一存储器单元u中的存储器元件mc1和mc2中的数据也被保持。具体地，例如存储器单元ua下方的存储器单元u3中的电压vsg1至vsg3、vcg1和vcg2全都是“0v”，从而使晶体管q1至q3断开。因此，铁电栅极晶体管qf1和qf2的阈值状态被保持。

(对存储器元件mc1执行的读取操作)

在执行读取操作的情况下，如图5中所示，驱动器12将电压vsg1、vcg1、vsg2、vcg2和vsg3分别设定为“1v”、“0.5v”、“1v”、“1v”和“1v”。此外，驱动器13将电压vbl1和vbl2分别设定为“0v”和“1v”。此外，如图8中所示，驱动器12和13将在除了与存储器单元ua耦合的选择栅极线sg1至sg3以外的选择栅极线sg1至sg3上的电压vsg1至vsg3、在除了与存储器单元ua耦合的栅极线cg1和cg2以外的栅极线cg1和cg2上的电压vcg1和vcg2以及在除了与存储器单元ua耦合的位线bl以外的位线bl上的电压vbl全都设定为“0v”。

如图8中所示，在作为读取操作的目标的存储器元件mc1中，电压vsg1(“1v”)被施加于晶体管q1的栅极，从而导通晶体管q1，电压vsg2(“1v”)被施加于晶体管q2的栅极，从而导通晶体管q2，且电压vsg3(“1v”)被施加于晶体管q3的栅极，从而导通晶体管q3。此外，电压vcg2(“1v”)被施加于铁电栅极晶体管qf2的栅极，从而导通铁电栅极晶体管qf2，不管阈值状态如何。换句话说，在阈值状态是低阈值状态vthl的情况下，阈值vth是“-0.7v”，从而导通铁电栅极晶体管qf2，并且在阈值状态是高阈值状态vthh的情况下，阈值vth是“0.7v”，从而导通铁电栅极晶体管qf2。

同时，电压vcg1(“0.5v”)被施加于铁电栅极晶体管qf1的栅极，从而根据阈值状态将铁电栅极晶体管qf1导通或断开。换句话说，在阈值状态是低阈值状态vthl的情况下，阈值vth是“-0.7v”，从而导通铁电栅极晶体管qf1，并且在阈值状态是高阈值状态vthh的情况下，阈值vth是“0.7v”，从而使铁电栅极晶体管qf1断开。电压vbl2(“1v”)被施加于与存储器元件mc2耦合的位线bl2，并且电压vbl1(“0v”)被施加于与存储器元件mc1耦合的位线bl1，从而根据铁电栅极晶体管qf1的阈值状态使电流isense从位线bl2经由存储器单元ua流向位线bl1。驱动器13中的感测放大器14通过将在位线bl1中流动的电流isense与预定的电流阈值ith进行比较来读取存储在存储器单元ua中的存储器元件mc1中的数据。

例如，在数据“1”存储在存储器元件mc1中的情况下，存储器元件mc1中的铁电栅极晶体管qf1的阈值状态是低阈值状态vthl，从而导通铁电栅极晶体管qf1。因此，电流isense的电流值高于预定的电流阈值ith，从而使感测放大器14输出“1”。此外，例如在数据“0”存储在存储器元件mc1中的情况下，存储器元件mc1中的铁电栅极晶体管qf1的阈值状态是高阈值状态vthh，从而使铁电栅极晶体管qf1断开。因此，电流isense的电流值低于预定的电流阈值ith，从而使感测放大器14输出“0”。如此，存储装置1对存储器元件mc1执行读取操作。

在读取操作中，存储在存储器元件阵列20中的所有存储器元件mc1和mc2中的数据被保持。换句话说，栅极线cg1和cg2上的电压vcg1和vcg2以及位线bl上的电压vbl全都等于或大于“0v”并且等于或小于“1v”。因此，在所有铁电栅极晶体管qf中，栅极上的电压vg与扩散层(源极或漏极)上的电压vb之间的电压差vgb(＝vg-vb)不是足以改变阈值状态的电压。因而，存储器元件阵列20中的所有铁电栅极晶体管qf的阈值状态被保持。

此外，在读取操作中，与同存储器单元ua中的存储器元件mc1耦合的位线bl1耦合的多个存储器单元u并不影响电流isense。换句话说，例如在存储器单元ua的左侧的存储器单元u1中，在与该存储器单元u1耦合的两条位线bl上的电压都是“0v”，并且因此存储器单元u1并不影响电流isense。此外，例如在存储器单元ua下方的存储器单元u3中的电压vsg1至vsg3、vcg1和vsg2全都是“0v”，从而使晶体管q1至q3断开。因此，存储器单元u3并不影响电流isense。

(对存储器元件mc2执行的写入操作和读取操作)

图9示出在对选定的存储器元件mc2执行写入操作和读取操作的情况下各自施加于包括选定的存储器元件mc2的存储器单元ua的电压vsg1、vcg1、vsg2、vcg2、vsg3、vbl1和vbl2的实例。图10示出对存储器元件mc2执行的编程操作的实例。图11示出对存储器元件mc2执行的擦除操作的实例。图12示出对存储器元件mc2执行的读取操作的实例。

(对存储器元件mc2执行的编程操作)

在执行编程操作的情况下，如图9中所示，驱动器12将电压vsg1、vcg1、vsg2、vcg2和vsg3分别设定为“0v”、“0v”、“0v”、“3v”和“3v”。此外，驱动器13将电压vbl1和vbl2分别设定为“3v”和“0v”。此外，如图10中所示，驱动器12和13将在除了与存储器单元ua耦合的选择栅极线sg1至sg3以外的选择栅极线sg1至sg3上的电压vsg1至vsg3以及在除了与存储器单元ua耦合的栅极线cg1和cg2以外的栅极线cg1和cg2上的电压vcg1和vcg2全都设定为“0v”，同时将在除了与存储器单元ua耦合的位线bl以外的位线bl上的所有电压vbl设定为“3v”。

如图10中所示，在作为编程操作的目标的存储器元件mc2中，电压vsg3(“3v”)被施加于晶体管q3的栅极，从而导通晶体管q3。此外，在与存储器元件mc2耦合的位线bl2上的电压vbl2是“0v”。这导致电压vbl2(“0v”)被施加于铁电栅极晶体管qf2的源极。电压vcg2(“3v”)被施加于铁电栅极晶体管qf2的栅极，从而使铁电栅极晶体管qf2的栅极上的电压vg与其扩散层(源极或漏极)上的电压vb之间的电压差vgb(＝vg-vb)为“3v”。电压差vgb是足以将铁电栅极晶体管qf2的阈值状态改变为低阈值状态vthl的电压，从而导致铁电栅极晶体管qf2的阈值vth低(低阈值状态vthl)。如此，存储装置1对存储器元件mc2执行编程操作。

(对存储器元件mc2执行的擦除操作)

在执行擦除操作的情况下，如图9中所示，驱动器12将电压vsg1、vcg1、vsg2、vcg2和vsg3分别设定为“0v”、“0v”、“0v”、“0v”和“3v”。此外，驱动器13将电压vbl1和vbl2分别设定为“0v”和“3v”。此外，如图11中所示，驱动器12和13将在除了与存储器单元ua耦合的选择栅极线sg1至sg3以外的选择栅极线sg1至sg3上的电压vsg1至vsg3、在除了与存储器单元ua耦合的栅极线cg1和cg2以外的栅极线cg1和cg2上的电压vcg1和vcg2以及在除了与存储器单元ua耦合的位线bl以外的位线bl上的电压vbl全都设定为“0v”。

如图11中所示，在作为擦除操作的目标的存储器元件mc2中，电压vsg3(“3v”)被施加于晶体管q3的栅极，从而导通晶体管q3。此外，在与存储器元件mc1耦合的位线bl2上的电压vbl2是“3v”。这导致在铁电栅极晶体管qf2的源极上的电压为“2.5v”。电压vcg2(“0v”)被施加于铁电栅极晶体管qf2的栅极，从而使铁电栅极晶体管qf2的栅极上的电压vg与其扩散层(源极或漏极)上的电压vb之间的电压差vgb(＝vg-vb)为“-2.5v”。电压差vgb是足以将铁电栅极晶体管qf2的阈值状态改变为高阈值状态vthh的电压，从而导致铁电栅极晶体管qf2的阈值vth高(高阈值状态vthh)。如此，存储装置1对存储器元件mc2执行擦除操作。

(对存储器元件mc2执行的读取操作)

在执行读取操作的情况下，如图9中所示，驱动器12将电压vsg1、vcg1、vsg2、vcg2和vsg3分别设定为“1v”、“1v”、“1v”、“0.5v”和“1v”。此外，驱动器13将电压vbl1和vbl2分别设定为“1v”和“0v”。此外，如图12中所示，驱动器12和13将在除了与存储器单元ua耦合的选择栅极线sg1至sg3以外的选择栅极线sg1至sg3上的电压vsg1至vsg3、在除了与存储器单元ua耦合的栅极线cg1和cg2以外的栅极线cg1和cg2上的电压vcg1和vcg2以及在除了与存储器单元ua耦合的位线bl以外的位线bl上的电压vbl全都设定为“0v”。

如图12中所示，在作为读取操作的目标的存储器元件mc2中，电压vsg1(“1v”)被施加于晶体管q1的栅极，从而导通晶体管q1，电压vsg2(“1v”)被施加于晶体管q2的栅极，从而导通晶体管q2，且电压vsg3(“1v”)被施加于晶体管q3的栅极，从而导通晶体管q3。此外，电压vcg1(“1v”)被施加于铁电栅极晶体管qf1的栅极，从而导通铁电栅极晶体管qf1，不管阈值状态如何。

同时，电压vcg2(“0.5v”)被施加于铁电栅极晶体管qf2的栅极，从而根据阈值状态将铁电栅极晶体管qf2导通或断开。电压vbl1(“1v”)被施加于与存储器元件mc1耦合的位线bl1，且电压vbl2(“0v”)被施加于与存储器元件mc2耦合的位线bl2，从而根据铁电栅极晶体管qf2的阈值状态使电流isense从位线bl1经由存储器单元ua流向位线bl2。驱动器13中的感测放大器14通过将在位线bl2中流动的电流isense与预定的电流阈值ith进行比较来读取存储在存储器单元ua中的存储器元件mc2中的数据。

在存储装置1中，晶体管q1、铁电栅极晶体管qf1、晶体管q2、铁电栅极晶体管qf2和晶体管q3按此顺序耦合。此外，晶体管q1的源极与位线bl耦合，且晶体管q3的源极与另一位线bl耦合。在存储装置1中，这允许一个存储器元件mc由2.5个晶体管构成，从而使得有可能减少晶体管的数量，并因此减小存储器元件的单元尺寸。此外，在存储装置1中，有可能在编程操作中仅对选定的存储器元件mc执行数据编程，并且保持存储在未被选择的存储器元件mc中的信息。同样地，在存储装置1中，有可能在擦除操作中仅对选定的存储器元件mc执行数据擦除，并且保持存储在未被选择的存储器元件mc中的信息。因此，在存储装置1中，有可能在允许执行随机存取的同时降低发生干扰的可能性。

[效果]

如上所述，在本发明实施方案中，晶体管q1、铁电栅极晶体管qf1、晶体管q2、铁电栅极晶体管qf2和晶体管q3按此顺序耦合。这使得有可能减少晶体管的数量，并因此减小存储器元件的单元尺寸。此外，这也使得有可能在允许执行随机存取的同时降低发生干扰的可能性。

虽然在上面已经参考实施方案描述了本技术，但本技术不限于这些实施方案等，并且可按多种方式进行修改。

例如，在前述实施方案中，晶体管q1至q3和铁电栅极晶体管中的每一者由n型晶体管构成，但这不是限制性的。或者，可以使用p型晶体管。

此外，例如在前述实施方案中，使用铁电栅极晶体管qf1和qf2，但这不是限制性的。有可能使用能够设定阈值的各种晶体管。

要注意的是，本文描述的效果仅是说明性而非限制性的，并且可以具有其它效果。

要注意的是，本技术可具有以下配置。

(1)

一种存储装置，包括：

第一晶体管和第二晶体管，它们各自包括第一扩散层、第二扩散层和栅极，并且各自能够存储阈值状态；

第一信号线和第二信号线；

第一开关晶体管，其导通并将第一信号线和第一晶体管的第一扩散层耦合；

第二开关晶体管，其导通并将第一晶体管的第二扩散层和第二晶体管的第一扩散层耦合；以及

第三开关晶体管，其导通并将第二晶体管的第二扩散层和第二信号线耦合。

(2)

根据(1)所述的存储装置，其中第一晶体管和第二晶体管各自进一步包括栅极绝缘薄膜，所述栅极绝缘薄膜包括铁电材料。

(3)

根据(1)或(2)所述的存储装置，进一步包括驱动器，所述驱动器在第一时段中通过导通第一开关晶体管、断开第二开关晶体管、将第一电压施加于第一晶体管的栅极以及将第二电压施加于第一信号线来设定第一晶体管的阈值状态。

(4)

根据(3)所述的存储装置，其中驱动器

通过使第一电压高于第二电压而将阈值状态设定为第一阈值状态，并且

通过使第二电压高于第一电压而将阈值状态设定为第二阈值状态。

(5)

根据(3)或(4)所述的存储装置，其中第一电压与第二电压之间的电压差的绝对值大于预定值。

(6)

根据(3)至(5)中任一项所述的存储装置，其中在第二时段中，驱动器通过导通第三开关晶体管、断开第二开关晶体管、将第一电压施加于第二晶体管的栅极以及将第二电压施加于第二信号线来设定第二晶体管的阈值状态。

(7)

根据(3)至(6)中任一项所述的存储装置，其中在第三时段中，驱动器通过导通第一开关晶体管、第二开关晶体管、第三开关晶体管和第二晶体管并将第三电压施加于第一晶体管的栅极来检测第一晶体管的阈值状态。

(8)

根据(7)所述的存储装置，其中在第三时段中，驱动器将第四电压施加于第一信号线，将第五电压施加于第二信号线，并基于在第一信号线中流动的电流的电流值检测第一晶体管的阈值状态。

(9)

根据(7)或(8)所述的存储装置，其中在第四时段中，驱动器通过导通第一开关晶体管、第二开关晶体管、第三开关晶体管和第一晶体管并将第三电压施加于第二晶体管的栅极来检测第二晶体管的阈值状态。

(10)

根据(1)所述的存储装置，进一步包括：

第三晶体管和第四晶体管，它们各自包括第一扩散层、第二扩散层和栅极，并且各自能够存储阈值状态；

第三信号线；

第四开关晶体管，其包括栅极，并且导通并将第三信号线和第三晶体管的第一扩散层耦合；

第五开关晶体管，其包括栅极，并且导通并将第三晶体管的第二扩散层和第四晶体管的第一扩散层耦合；以及

第六开关晶体管，其包括栅极，并且导通并将第四晶体管的第二扩散层和第一信号线耦合，其中

第一晶体管的栅极与第三晶体管的栅极耦合，

第二晶体管的栅极与第四晶体管的栅极耦合，

第一开关晶体管包括与第四开关晶体管的栅极耦合的栅极，

第二开关晶体管包括与第五开关晶体管的栅极耦合的栅极，并且

第三开关晶体管包括与第六开关晶体管的栅极耦合的栅极。

(11)

根据(10)所述的存储装置，进一步包括驱动器，所述驱动器在第一时段中通过导通第一开关晶体管和第四开关晶体管、断开第二开关晶体管和第五开关晶体管、将第一电压施加于第一晶体管的栅极和第三晶体管的栅极以及将第二电压施加于第一信号线来设定第一晶体管的阈值状态。

(12)

根据(11)所述的存储装置，其中在第一时段中，驱动器将对应于第一电压的电压施加于第二信号线和第三信号线。

(13)

根据(11)或(12)所述的存储装置，其中在第三时段中，驱动器导通第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管、第二晶体管和第四晶体管，将第三电压施加于第一晶体管的栅极和第三晶体管的栅极，将第四电压施加于第一信号线和第三信号线，将第五电压施加于第二信号线，并基于在第一信号线中流动的电流的电流值检测第一晶体管的阈值状态。

本申请要求2017年2月23日向日本专利局提交的日本优先权专利申请jp2017-032548的权益，该专利申请的全部内容以引用的方式并入本文。

本领域技术人员应该理解的是，根据设计要求及其它因素，可以进行各种修改、组合、子组合及变更，只要它们在所附权利要求或其等同方案的范围以内。