存储器装置、存储器系统及操作该存储器装置的方法与流程

相关申请的交叉引用

本申请要求于2018年7月16日提交的申请号为10-2018-0082530的韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用整体并入本文。

本公开的各个实施例涉及一种存储器装置、具有该存储器装置的存储器系统及操作该存储器装置的方法，更特别地，涉及一种能够防止读取干扰现象的存储器装置、具有该存储器装置的存储器系统及操作该存储器装置的方法。

背景技术：

近来，计算机环境范例已经转变成计算机系统可被随时随地使用的普适计算。因此，诸如移动电话、数码相机以及笔记本电脑的便携式电子装置的使用已经迅速增加。通常，这些便携式电子装置使用采用存储器装置的存储器系统，换言之，数据存储装置。数据存储装置用作便携式电子装置的主存储器装置或辅助存储器装置。

由于不存在机械驱动部件，因此使用存储器装置的数据存储装置提供稳定性和耐用性优良、信息访问速度非常高以及功耗低的优点。作为具有这些优点的存储器系统的示例的数据存储装置包括通用串行总线(usb)存储器装置、具有各种接口的存储卡、固态硬盘(ssd)等。

技术实现要素：

本公开的各个实施例涉及一种在读取操作期间根据电源电平的检测结果调整沟道初始化时段的存储器装置、具有该存储器装置的存储器系统及操作该存储器装置的方法。

本公开的实施例可提供一种存储器装置。该存储器装置可包括：存储器单元阵列，包括多个存储块；外围电路，被配置成对从多个存储块之中选择的存储块顺序地执行沟道初始化操作和读取操作；以及控制逻辑，被配置成控制外围电路执行沟道初始化操作和读取操作，其中控制逻辑根据电源电压的电位电平设置作为沟道初始化时段的、沟道初始化操作待被执行的时间，沟道初始化操作被执行以去除选择的存储块的沟道中的热空穴。

本公开的实施例可提供一种存储器系统，该存储器系统可包括：存储器装置，包括多个存储块，该存储器装置被配置成对多个存储块执行编程操作和读取操作；以及存储器控制器，被配置成控制存储器装置执行读取操作，其中存储器装置被控制以根据被供应至存储器装置的电源电压的电位电平改变作为沟道初始化时段的、在执行读取操作之前沟道初始化操作待被执行的时间。

本公开的实施例可提供一种操作存储器装置的方法。该方法可包括：当接收到读取命令时，检测施加到存储器装置的电源电压的电位电平；根据检测的电源电压的电位电平，设置沟道初始化操作被执行的沟道初始化时段的时间；并且在沟道初始化时段期间，将导通电压施加到选择的存储块的选择线和字线。

本公开的实施例可提供一种操作存储器装置的方法，该存储器装置包括多个存储块。该方法可包括：检测存储器装置的电源电压；当检测到电源电压已经下降时，增加沟道初始化操作被执行的沟道初始化时段；并且基于被增加的沟道初始化时段，将从多个存储块之中选择的存储块的沟道初始化。

附图说明

图1是示出根据本公开的实施例的存储器系统的示图。

图2是示出图1的示例性存储器装置的示图。

图3是示出图2的存储块的示例的示图。

图4是示出具有三维(3d)结构的存储块的示例的示图。

图5是示出具有3d结构的存储块的示例的示图。

图6是示出根据本公开的实施例的存储器系统的读取操作的流程图。

图7a和图7b是示出根据本公开的实施例的存储器系统的读取操作的电压波形图。

图8是示出根据本公开的实施例的存储器系统的示图。

图9是示出包括根据本公开的实施例的存储器装置的存储器系统的示图。

图10是示出包括根据本公开的实施例的存储器装置的存储器系统的示图。

图11是示出包括根据本公开的实施例的存储器装置的存储器系统的示图。

图12是示出包括根据本公开的实施例的存储器装置的存储器系统的示图。

具体实施方式

针对本公开所公开的实施例提供了具体的结构描述和功能描述。然而，描述和本发明本身都不应被解释为限于所公开的实施例。

本公开可以许多不同的形式实施，并且不应被解释为仅限于本文阐述的实施例，而是应被解释为覆盖落入本公开的范围内的修改、等同方案或替代方案。也就是说，本公开不限于任何特定的实践模式。而是，不脱离本公开的精神和技术范围的所有改变、等同方案和替代方案都包含在本公开中。此外，在整个说明书中，对“实施例”等的参考不一定仅针对一个实施例，并且对任何这种措词的不同参考不一定针对相同的实施例。

将理解的是，虽然本文可使用术语“第一”和/或“第二”来标识各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开，否则一个元件与另一元件具有相同或相似的名称。例如，在不脱离本公开的教导的情况下，在一个实例中的第一元件在另一实例中可被称为第二元件，反之亦然。

将理解的是，当元件被称为“联接”或“连接”到另一元件时，该元件可直接联接或连接到另一元件，或者在它们之间可存在一个或多个中间元件。相反，应理解的是，当元件被称为“直接联接”或“直接连接”到另一元件时，不存在中间元件。无论是直接还是间接连接/联接，两个元件之间的通信都可以是有线或无线的，除非另有声明或上下文另有说明。应以相同的方式解释诸如“在......之间”、“直接在......之间”、“与......相邻”或“直接与......相邻”的解释元件之间关系的其它表达。

本文使用的术语仅用于描述特定实施例的目的，而不旨在是限制性的。在本公开中，除非上下文另有明确说明，否则单数形式旨在包括复数形式，反之亦然。将进一步理解的是，当在本说明书中使用时，术语“包括”、“包含”、“具有”等指定所述特征、整体、步骤、操作、元件、组件和/或其组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。

除非另外定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，本文使用的术语应被解释为具有与其在本说明书的上下文和相关领域中的含义一致的含义，并且不应以理想化或过于正式的含义解释，除非在本文中明确如此定义。

可省略对本领域技术人员公知的功能和结构的详细描述，以避免模糊本公开的主题。这旨在使本发明更清楚。

参照附图描述本公开的实施例，以便详细描述本公开，使得本公开所属技术领域的技术人员可容易地实践本公开。

图1是示出根据本公开的实施例的存储器系统1000的图。

参照图1，存储器系统1000可包括存储数据的存储器装置1100，以及在主机2000的控制下控制存储器装置1100的存储器控制器1200。

主机2000能够使用诸如下列的接口协议与存储器系统1000通信：高速外围组件互连(pci-e或pcie)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)或串列scsi(sas)。另外，主机2000和存储器系统1000之间的接口协议不限于上述示例；而是，可使用诸如通用串行总线(usb)、多媒体卡(mmc)、增强型小型磁盘接口(esdi)和电子集成驱动器(ide)的各种接口协议之一。

存储器控制器1200可控制存储器系统1000的整体操作，并且可控制主机2000和存储器装置1100之间的数据交换。例如，存储器控制器1200可响应于从主机2000接收的请求，通过控制存储器装置1100来编程或读取数据。在实施例中，存储器装置1100可包括双倍数据速率同步动态随机存取存储器(ddrsdram)、低功率双倍数据速率第四代(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)sdram、rambusdram(rdram)或闪速存储器。

存储器装置1100可在存储器控制器1200的控制下，执行编程操作、读取操作或擦除操作。

图2是示出图1的存储器装置1100的示图。

参照图2，存储器装置1100可包括存储数据的存储器单元阵列100。存储器装置1100还可包括外围电路200，外围电路200执行用于将数据存储在存储器单元阵列100中的编程操作、用于输出存储在存储器单元阵列100中的数据的读取操作以及用于擦除所存储的数据的擦除操作。存储器装置1100可包括控制逻辑300，控制逻辑300在外部控制器(例如，图1的存储器控制器1200)的控制下控制外围电路200。

存储器单元阵列100可包括多个存储块mb1至mbk110(其中k为正整数)。局部线ll和位线bl1至bln(其中n为正整数)可联接到存储块mb1至mbk110中的每一个。例如，局部线ll可包括第一选择线、第二选择线以及布置在第一选择线和第二选择线之间的多个字线。此外，局部线ll可包括布置在第一选择线和字线之间以及布置在第二选择线和字线之间的虚设(dummy)线。此处，第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。例如，局部线ll可包括字线、漏极选择线、源极选择线以及源极线sl。例如，局部线ll可进一步包括虚设线。例如，局部线ll可进一步包括管线。局部线ll可分别联接到存储块mb1至mbk110，位线bl1至bln可共同联接到存储块mb1至mbk110。存储块mb1至mbk110可被实施为二维(2d)结构或三维(3d)结构。例如，具有2d结构的存储块中的存储器单元可被水平地布置在衬底上。例如，具有3d结构的存储块中的存储器单元可被垂直地堆叠在衬底上。

外围电路200可在控制逻辑300的控制下，对存储块110之中的选择的存储块执行编程操作、读取操作或擦除操作。例如，外围电路200可包括电压生成电路210、行解码器220、页面缓冲器组230、列解码器240、输入/输出电路250、通过/失败检查电路260以及源极线驱动器270。

电压生成电路210可响应于操作信号op_cmd生成用于编程操作、读取操作和擦除操作的各种操作电压vop。此外，电压生成电路210可响应于操作信号op_cmd选择性地使局部线ll放电。例如，电压生成电路210可在控制逻辑300的控制下生成诸如编程电压、验证电压、通过电压、导通电压、读取电压以及源极线电压的各种电压。

行解码器220可响应于行地址radd将操作电压vop传输到联接到选择的存储块110的局部线ll。

页面缓冲器组230可包括联接到位线bl1至bln的多个页面缓冲器pb1至pbn231。页面缓冲器pb1至pbn231可响应于页面缓冲器控制信号pbsignals而操作。例如，在读取操作或验证操作期间，页面缓冲器pb1至pbn231可临时存储通过位线bl1至bln接收的数据，或者可感测位线bl1至bln的电压或电流。

列解码器240可响应于列地址cadd在输入/输出电路250和页面缓冲器组230之间传输数据。例如，列解码器240可通过数据线dl与页面缓冲器231交换数据，或者可通过列线cl与输入/输出电路250交换数据。

输入/输出电路250可将从外部控制器(例如，图1的存储器控制器1200)接收的命令cmd和地址add传输到控制逻辑300，或者可与列解码器240交换数据。

通过/失败检查电路260可响应于使能位vry_bit<#>生成参考电流。在读取操作或验证操作期间，通过/失败检查电路260可通过将从页面缓冲器组230接收的感测电压vpb与基于参考电流产生的参考电压进行比较来输出通过信号pass或失败信号fail。

源极线驱动器270可通过源极线sl联接到包括在存储器单元阵列100中的存储器单元，并且可控制源极节点的电压。在示例中，在读取操作或验证操作期间，源极线驱动器270可将每个存储器单元的源极节点电联接到接地节点。此外，在编程操作期间，源极线驱动器270可将接地电压施加到每个存储器单元的源极节点。在擦除操作期间，源极线驱动器270可将擦除电压施加到每个存储器单元的源极节点。源极线驱动器270可从控制逻辑300接收源极线控制信号ctrl_sl，并且可响应于源极线控制信号ctrl_sl控制源极节点的电压。

控制逻辑300可响应于命令cmd和地址add，通过输出操作信号op_cmd、行地址radd、源极线控制信号ctrl_sl、页面缓冲器控制信号pbsignals、使能位vry_bit<#>和列地址cadd来控制外围电路200。另外，控制逻辑300可响应于通过信号pass或失败信号fail来确定验证操作是已经通过还是已经失败。

控制逻辑300可包括电源电压检测电路310和沟道初始化时段设置电路320。电源电压检测电路310可检测存储器装置1100的电源电压的电位电平并输出检测到的电位电平作为检测信号vcc_det。沟道初始化时段设置电路320可响应于检测信号vcc_det设置沟道初始化时段的长度。沟道初始化时段可以是读取操作中将选择的存储块中的存储器串的沟道初始化的操作待被执行的时段。换言之，电源电压检测电路310可检测电源电压的电位电平，然后输出检测信号vcc_det，并且沟道初始化时段设置电路320可响应于检测信号vcc_det，通过调整沟道初始化时段的有效(或导通)间隔来设置沟道初始化时段的长度。在各个实施例中，沟道初始化时段被设置为使得随着电源电压的电位电平下降，沟道初始化时段的有效间隔增加。例如，当电源电压的电位电平小于参考电压时，沟道初始化时段的有效间隔可被设置为第一时间段，而当电源电压的电位电平大于或等于参考电压时，沟道初始化时段的有效间隔可被设置为比第一时间段短的第二时间段。下面给出读取操作中沟道初始化时段的详细描述。

图3是示出图2的存储块110的示图。

参照图3，存储块110可被配置为使得并行布置的多个字线联接在第一选择线和第二选择线之间。此处，第一选择线可以是源极选择线ssl，第二选择线可以是漏极选择线dsl。详细地，存储块110可包括联接在位线bl1至bln与源极线sl之间的多个串st。位线bl1至bln可分别联接到串st，并且源极线sl可共同联接到串st。因为串st可具有相同的配置，所以将通过示例的方式详细描述联接到第一位线bl1的串st。

串st可包括串联地连接在源极线sl和第一位线bl1之间的源极选择晶体管sst、多个存储器单元f1至f16以及漏极选择晶体管dst。一个串st可包括一个或多个源极选择晶体管sst和漏极选择晶体管dst，并且可包括比附图中所示的16个存储器单元f1至f16更多的存储器单元。

源极选择晶体管sst的源极可联接到源极线sl，并且漏极选择晶体管dst的漏极可联接到第一位线bl1。存储器单元f1至f16可串联地连接在源极选择晶体管sst和漏极选择晶体管dst之间。包括在不同串st中的源极选择晶体管sst的栅极可联接到源极选择线ssl，漏极选择晶体管dst的栅极可联接到漏极选择线dsl，并且存储器单元f1至f16的栅极可分别联接到多个字线wl1至wl16。包括在不同串st中的存储器单元之中、联接到相同字线的一组存储器单元可被称为“物理页面ppg”。因此，与字线wl1至wl16的数量相同数量的物理页面ppg可包括在存储块110中。

一个存储器单元可存储一位数据。这通常被称为“单层单元(slc)”。在这种情况下，一个物理页面ppg可存储对应于一个逻辑页面lpg的数据。对应于一个逻辑页面lpg的数据可包括与包括在一个物理页面ppg中的单元的数量相同数量的数据位。此外，一个存储器单元可存储两位或更多位数据。这种单元通常被称为“多层单元(mlc)”。此处，一个物理页面ppg可存储对应于两个或更多个逻辑页面lpg的数据。

图4是示出具有三维(3d)结构的图2的存储器单元阵列100的存储块的示例的示图。

参照图4，存储器单元阵列100可包括多个存储块mb1至mbk110。存储块110中的每一个可包括多个串st11至st1n和st21至st2n。在实施例中，串st11至st1n和st21至st2n中的每一个可形成为“u”形。在第一存储块mb1中，可在行方向(例如，x方向)上布置n个串。虽然在图4中，两个串被示出为布置在列方向(例如，y方向)上，但该图示是为了清楚；在其它实施例中，三个或更多个串可布置在列方向(例如，y方向)上。

多个串st11至st1n和st21至st2n中的每一个可包括至少一个源极选择晶体管sst、第一至第n存储器单元mc1至mcn、管道晶体管pt以及至少一个漏极选择晶体管dst。

源极选择晶体管sst和漏极选择晶体管dst以及存储器单元mc1至mcn可具有类似的结构。例如，源极选择晶体管sst和漏极选择晶体管dst以及存储器单元mc1至mcn中的每一个可包括沟道层、隧道绝缘层、电荷撷取层和阻挡绝缘层。例如，用于提供沟道层的柱(pillar)可设置在每个串中。例如，用于提供沟道层、隧道绝缘层、电荷撷取层和阻挡绝缘层中的至少一个的柱可设置在每个串中。

每个串的源极选择晶体管sst可联接在源极线sl与存储器单元mc1至mcp之间。

在实施例中，布置在相同行中的串的源极选择晶体管可联接到在行方向上延伸的源极选择线，并且布置在不同行中的串的源极选择晶体管可联接到不同的源极选择线。在图4中，第一行中的串st11至st1n的源极选择晶体管可联接到第一源极选择线ssl1。第二行中的串st21至st2n的源极选择晶体管可联接到第二源极选择线ssl2。

在其它实施例中，串st11至st1n和st21至st2n的源极选择晶体管可共同联接到一个源极选择线。

每个串中的第一至第n存储器单元mc1至mcn可联接在源极选择晶体管sst和漏极选择晶体管dst之间。

第一至第n存储器单元mc1至mcn可被划分成第一至第p存储器单元mc1至mcp和第p+1至第n存储器单元mcp+1至mcn。第一至第p存储器单元mc1至mcp可被顺序地布置在垂直方向(例如，z方向)上，并且可串联地联接在源极选择晶体管sst和管道晶体管pt之间。第p+1至第n存储器单元mcp+1至mcn可被顺序地布置在垂直方向(例如，z方向)上，并且可串联地联接在管道晶体管pt和漏极选择晶体管dst之间。第一至第p存储器单元mc1至mcp和第p+1至第n存储器单元mcp+1至mcn可通过管道晶体管pt彼此联接。每个串的第一至第n存储器单元mc1至mcn的栅极可分别联接到第一至第n字线wl1至wln。

在实施例中，第一至第n存储器单元mc1至mcn中的至少一个可用作虚设存储器单元。当虚设存储器单元被设置时，可稳定地控制对应串的电压或电流。每个串的管道晶体管pt的栅极可联接到管线pl。

每个串的漏极选择晶体管dst可联接在对应位线和存储器单元mcp+1至mcn之间。布置在行方向上的串可联接到在行方向上延伸的对应漏极选择线。第一行中的串st11至st1n的漏极选择晶体管可联接到漏极选择线dsl1。第二行中的串st21至st2n的漏极选择晶体管可联接到第二漏极选择线dsl2。

布置在列方向上的串可联接到在列方向上延伸的位线。在图4中，第一列中的串st11和st21可联接到第一位线bl1。第n列中的串st1n和st2n可联接到第n位线bln。

布置在行方向上的串之中联接到相同字线的存储器单元可构成一个页面。例如，在第一行中的串st11至st1n之中联接到第一字线wl1的存储器单元可构成一个页面。在第二行中的串st21至st2n之中联接到第一字线wl1的存储器单元可构成一个另外页面。布置在单个行的方向上的串可通过选择漏极选择线dsl1和dsl2中的任意一个来选择。可通过选择字线wl1至wln中的任意一个来从选择的串中选择一个页面。

图5是示出具有三维(3d)结构的图2的存储器单元阵列100的存储块的示例的示图。

参照图5，存储器单元阵列100可包括多个存储块mb1至mbk110。存储块110中的每一个可包括多个串st11'至st1n'和st21'至st2n'。串st11'至st1n'和st21'至st2n'中的每一个可在垂直方向(例如，z方向)上延伸。在存储块110中，可在行方向(例如，x方向)上布置n个串。虽然在图5中，两个串被示出为布置在列方向(例如，y方向)上，但该图示是为了清楚；在其它实施例中，三个或更多个串可布置在列方向(例如，y方向)上。

串st11'至st1n'和st21'至st2n'中的每一个可包括至少一个源极选择晶体管sst、第一至第n存储器单元mc1至mcn以及至少一个漏极选择晶体管dst。

每个串的源极选择晶体管sst可联接在源极线sl与存储器单元mc1至mcn之间。布置在相同行中的串的源极选择晶体管可联接到相同源极选择线。布置在第一行中的串st11'至st1n'的源极选择晶体管可联接到第一源极选择线ssl1。布置在第二行中的串st21'至st2n'的源极选择晶体管可联接到第二源极选择线ssl2。在实施例中，串st11'至st1n'和st21'至st2n'的源极选择晶体管可共同联接到单个源极选择线。

每个串中的第一至第n存储器单元mc1至mcn可串联地联接在源极选择晶体管sst和漏极选择晶体管dst之间。第一至第n存储器单元mc1至mcn的栅极可分别联接到第一至第n字线wl1至wln。

在实施例中，第一至第n存储器单元mc1至mcn中的至少一个可用作虚设存储器单元。当虚设存储器单元被设置时，可稳定地控制对应串的电压或电流。因此，存储在存储块110中的数据的可靠性可得到提高。

每个串的漏极选择晶体管dst可联接在对应位线和存储器单元mc1至mcn之间。布置在行方向上的串的漏极选择晶体管dst可联接到在行方向上延伸的漏极选择线。第一行中的串st11'至st1n'的漏极选择晶体管dst可联接到第一漏极选择线dsl1。第二行中的串st21'至st2n'的漏极选择晶体管dst可联接到第二漏极选择线dsl2。

也就是说，除了从每个串中除去了管道晶体管pt以外，图5的存储块110可与图4的存储块110具有相似的等效电路。

在图4和图5中描述的多个存储块mb1至mbk110可共用源极线sl。

图6是示出根据本公开的实施例的存储器系统的读取操作的流程图。

图7a和图7b是示出根据本公开的实施例的存储器系统的读取操作的电压波形图。

以下将参照图1至图7b描述根据本公开的实施例的存储器系统的读取操作。

输入读取命令(s610)

当从主机2000接收到读取命令readcmd时，存储器控制器1200响应于读取命令readcmd生成用于控制存储器装置1100的读取操作的命令cmd。此外，存储器控制器1200将与读取命令readcmd一起接收的地址(即逻辑地址)转换为存储器装置1100的地址(即物理地址)，然后生成转换的地址add。

检测电源电压(s620)

当从存储器控制器1200接收到命令cmd时，存储器装置1100的控制逻辑300检测电源电压的电位电平。也就是说，控制逻辑300的电源电压检测电路310检测电源电压的电位电平，然后生成并输出检测信号vcc_det。

根据检测的电源电压的电位电平来设置沟道初始化时段(s630)

沟道初始化时段设置电路320根据检测信号vcc_det设置沟道初始化时段。换言之，沟道初始化时段设置电路320响应于检测信号vcc_det设置沟道初始化时段的有效(或导通)间隔。在各个实施例中，沟道初始化时段被设置为使得随着电源电压的电位电平下降，沟道初始化时段的有效间隔增加。当电源电压的电位电平小于参考电压时，沟道初始化时段的有效间隔可被设置为第一时间段(例如，图7a的a)。当电源电压的电位电平大于或等于参考电压时，沟道初始化时段的有效间隔可被设置为比第一时间段短的第二时间段(例如，图7b的b)。

执行读取操作(s640)

当在上述步骤s630中设置了沟道初始化时段时，对选择的存储块执行读取操作。

下面将详细描述读取操作。

多个存储块可被设计成共用字线和源极线。因此，当对从多个存储块之中选择的存储块执行编程操作、读取操作或擦除操作时，操作电压被施加到未选择的存储块的字线和源极选择线，因此热空穴可产生并保留在未选择的存储块中的存储器串的沟道中。在读取操作期间，保留在沟道中的热空穴可能引起读取干扰现象。因此，在读取操作的沟道初始化时段期间，可执行沟道初始化操作。通过沟道初始化操作，可去除保留在沟道中的热空穴。

电压生成电路210可响应于操作信号op_cmd，在由沟道初始化时段设置电路320设置的沟道初始化时段期间生成并输出导通电压vturn_on。行解码器220可将导通电压vturn_on施加到选择的存储块(例如，mb1)的源极选择线ssl、漏极选择线dsl和所有字线wl1至wl16。响应于导通电压vturn_on，选择的存储块mb1的源极选择晶体管sst、多个存储器单元f1至f16和漏极选择晶体管dst被导通，并且选择的存储块mb1的沟道在接地电压电平下电联接到源极线sl。因此，选择的存储块mb1的沟道中的热空穴被去除。

通常，存储器装置1100的电源电压以设定电平或更高的电平被均匀地保持并供应。然而，当对存储器系统1000执行多操作时，可增加电流消耗，因此可降低电源电压。当电源电压变得小于设定电平时，在对存储器装置1100的读取操作期间，在沟道初始化时段中可能无法期望地去除沟道中的热空穴。当作为图7a所描绘的情况，电源电压小于设定电平时，沟道初始化时段可被设置为第一时间段(例如，图7a的a)，并且执行将选择的存储块的存储器串的沟道初始化的操作，因此可防止读取干扰现象。相反，当沟道初始化时段被延长时，可降低整个读取操作速度。当作为图7b所描绘的情况，电源电压大于设定电平时，沟道初始化时段可被设置为比第一时间段短的第二时间段(例如，图7b的b)，并且执行将选择的存储块的存储器串的沟道初始化的操作。因此，读取操作速度可得到提高。

在沟道初始化时段之后，电压生成电路210响应于操作信号op_cmd生成读取电压vread和通过电压vpass。行解码器220将读取电压vread施加到多个字线之中的选择的字线sel_wl，并将通过电压vpass施加到多个字线之中的未选择的字线unsel_wl。

当施加读取电压vread时，页面缓冲器组230的多个页面缓冲器pb1至pbn231可通过感测与多个页面缓冲器pb1至pbn231对应的位线bl1至bln的电位电平或电流来感测被编程到包括在选择的页面中的存储器单元的数据，并且可临时存储编程的数据。临时存储的数据可通过列解码器240和输入/输出电路250被输出到存储器控制器1200。

在读取电压vread已经被施加设定时间段或预定时间段之后，电压生成电路210响应于操作信号op_cmd生成均衡电压veq。行解码器220可将均衡电压veq施加到选择的字线sel_wl，然后在经过一定时间段之后将选择的字线sel_wl和未选择的字线unsel_wl放电到低电平。均衡电压veq可与通过电压vpass具有相同的电位电平。因此，选择的字线sel_wl和未选择的字线unsel_wl可以从相同的电位电平放电，然后可被放电相同的放电时间并且达到相同的电平。

根据本公开的实施例，当对存储器装置1100的选择的存储块执行读取操作时，检测存储器装置1100的电源电压的电位电平。当检测到电源电压的电位电平小于设定电平时，沟道初始化时段被设置为相对长的时间。因此，读取干扰现象可通过在沟道初始化时段中有效地去除选择的存储块的沟道中的热空穴来防止。当电源电压的电位电平大于或等于设定电平时，沟道初始化时段被正常设置，因此读取操作速度可增加。

图8是示出根据本公开的实施例的存储器系统1000的示图。

参照图8，存储器系统1000可包括存储器装置1100和存储器控制器1200。存储器控制器1200可包括可配置在图2中的控制逻辑300内的沟道初始化时段设置电路1210。存储器装置1100可包括电源电压检测电路310。

当从主机2000接收到针对读取操作的命令时，电源电压检测电路310检测施加到存储器装置1100的电源电压的电位电平。然后，电源电压检测电路310基于检测到的电位电平生成检测信号vcc_det，并将检测信号vcc_det输出到沟道初始化时段设置电路1210。沟道初始化时段设置电路1210响应于检测信号vcc_det设置沟道初始化时段。在存储器装置1100的读取操作的沟道初始化时段期间，可执行将选择的存储块的存储器串的沟道初始化的操作。

存储器控制器1200设置沟道初始化时段的时间长度，并将用于控制存储器装置1100的读取操作的命令输出到存储器装置1100。

存储器装置1100可响应于从存储器控制器1200接收的命令而执行读取操作。存储器装置1100可在沟道初始化时段期间执行初始导通操作，沟道初始化时段的时间长度由存储器控制器1200来设置。

在本公开的上述实施例中，根据施加到存储器装置1100的电源电压的电位电平来设置沟道初始化时段。替换地，可根据电源电压的电位电平通过调整存储器装置的操作参数来设置沟道初始化时段。例如，操作参数包括读取电压的施加时间、通过电压的施加时间和字线电压的放电时间。

图9是示出包括根据本公开的实施例的存储器装置，例如图2的存储器装置1100的存储器系统30000的示图。

参照图9，存储器系统30000可被实施在蜂窝电话、智能电话、平板个人电脑(pc)、个人数字助理(pda)或无线通信装置中。存储器系统30000可包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可在处理器3100的控制下控制存储器装置1100的数据访问操作，例如编程操作、擦除操作或读取操作。

编程在存储器装置1100中的数据可在存储器控制器1200的控制下通过显示器3200被输出。

无线电收发器3300可通过天线ant发送和接收无线电信号。例如，无线电收发器3300可将通过天线ant接收的无线电信号转换成可由处理器3100处理的信号。因此，处理器3100可处理从无线电收发器3300输出的信号，并将处理的信号传输到存储器控制器1200或显示器3200。存储器控制器1200可将由处理器3100处理的信号编程到存储器装置1100。此外，无线电收发器3300可将从处理器3100输出的信号转变成无线电信号，并且通过天线ant将转变的无线电信号输出到外部装置。输入装置3400可用于输入用于控制处理器3100的操作的控制信号或待由处理器3100处理的数据。输入装置3400可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。处理器3100可控制显示器3200的操作，使得从存储器控制器1200输出的数据、来自无线电收发器3300的数据或来自输入装置3400的数据通过显示器3200被输出。

在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器3100的一部分或与处理器3100分开设置的芯片。

图10是示出包括根据本公开的实施例的存储器装置，例如图2的存储器装置1100的存储器系统40000的示图。

参照图10，存储器系统40000可被实施在个人电脑(pc)、平板pc、上网本、电子阅读器、个人数字助理(pda)、便携式多媒体播放器(pmp)、mp3播放器或mp4播放器中。

存储器系统40000可包括存储器装置1100和能够控制存储器装置1100的数据处理操作的存储器控制器1200。

处理器4100可根据从输入装置4200输入的数据通过显示器4300输出存储在存储器装置1100中的数据。例如，输入装置4200可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。

处理器4100可控制存储器系统40000的整体操作，并且控制存储器控制器1200的操作。在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器4100的一部分或与处理器4100分开设置的芯片。

图11是示出包括根据本公开的实施例的存储器装置，例如图2的存储器装置1100的存储器系统50000的示图。

参照图11，存储器系统50000可被实施在图像处理装置，例如数码相机、设置有数码相机的便携式电话、设置有数码相机的智能电话或设置有数码相机的平板pc中。

存储器系统50000可包括存储器装置1100和能够控制存储器装置1100的例如编程操作、擦除操作或读取操作的数据处理操作的存储器控制器1200。

存储器系统50000的图像传感器5200可将光学图像转换为数字信号。转换的数字信号可被传输到处理器5100或存储器控制器1200。转换的数字信号可在处理器5100的控制下通过显示器5300被输出，或通过存储器控制器1200被存储在存储器装置1100中。存储在存储器装置1100中的数据可在处理器5100或存储器控制器1200的控制下通过显示器5300被输出。

在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器5100的一部分或与处理器5100分开设置的芯片。

图12是示出包括根据本公开的实施例的存储器装置，例如图2的存储器装置1100的存储器系统70000的示图。

参照图12，存储器系统70000可被实施在存储卡或智能卡中。存储器系统70000可包括存储器装置1100、存储器控制器1200和卡接口7100。

存储器控制器1200可控制存储器装置1100和卡接口7100之间的数据交换。在实施例中，卡接口7100可以是安全数字(sd)卡接口或多媒体卡(mmc)接口，但不限于此。

卡接口7100可根据主机60000的协议来接口连接主机60000和存储器控制器1200以进行数据交换。在实施例中，卡接口7100可支持通用串行总线(usb)协议和芯片间(ic)-usb协议。此处，卡接口可指能够支持主机60000使用的协议的硬件、安装在硬件中的软件或者信号传输方法。

当存储器系统70000联接到诸如个人电脑(pc)、平板pc、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可在微处理器6100的控制下通过卡接口7100和存储器控制器1200与存储器装置1100执行数据通信。

在以上讨论的实施例中，可选择性地执行或跳过所有步骤。另外，每个实施例中的步骤可能不总是以常规顺序执行。此外，本文公开的实施例旨在帮助相关领域的技术人员更清楚地理解本公开，而不是限制本公开的范围。换言之，本公开所属领域的技术人员将能够容易地理解，基于本公开的技术范围可以进行各种修改。

根据本公开，在读取操作期间，沟道初始化时段根据执行读取操作时的外部电源电平的检测结果来调整，从而防止读取干扰现象并且提高读取操作速度。

已经参照附图描述了本公开的实施例，并且在说明书中使用的特定术语或词语应当根据本公开的精神来解释，而不限制本公开的主题。鉴于本公开，本领域技术人员将理解，在不脱离本公开的范围和精神的情况下，可以进行各种修改、添加和替换。因此，本发明旨在涵盖落入权利要求及其等同方案内的所有这些修改、添加和替换。