用以测试记忆体的装置的制作方法

本揭露是关于一种用以测试记忆体的装置，特别是关于一种汉明距离(hammingdistance)分析器及其分析方法。

背景技术：

由于许多制程因素的缘故，即使集成电路是以相同的制程及相同的材料所制造，每一个集成电路(integratedcircuit，ic)都是独特的。每一个集成电路都有机会根据其实际应用而在不同的操作环境下操作。因此，多个集成电路之一在不同操作环境下的稳固性(robustness)为半导体科技领域中的关键课题。

技术实现要素：

本揭露的一态样是揭露一种用以测试记忆体的装置，且记忆体包含第一记忆体电路及第二记忆体电路。第二记忆体电路是配置以储存第一记忆体电路的第一应对。装置包含比较电路及计算电路。比较电路是配置以比较储存在第二记忆体电路的第一应对与第一记忆体电路在不同的条件下操作的多个应对，以产生多个第一比较结果。计算电路是配置以根据第一比较结果输出最大汉明距离，其中最大汉明距离是在第一应对及第一记忆体电路的多个应对的其中二者之间。

附图说明

根据以下详细说明并配合附图阅读，使本揭露的态样获致较佳的理解。需注意的是，如同业界的标准作法，许多特征并不是按照比例绘示的。事实上，为了进行清楚讨论，许多特征的尺寸可以经过任意缩放。

图1是绘示根据本揭露各种实施例的装置及待测装置的示意图；

图2是绘示根据本揭露各种实施例的图1的装置对待测装置操作的方法的流程图；

图3是绘示根据本揭露各种实施例的针对图1的装置及待测装置的比较步骤的示意图；

图4是绘示根据本揭露各种实施例的装置及记忆体的示意图；

图5是绘示根据本揭露各种实施例的图4的装置对记忆体执行操作的方法的流程图。

具体实施方式

以下揭露提供许多不同实施例或例示，以实施发明的不同特征。以下叙述的成份和排列方式的特定例示是为了简化本揭露。这些当然仅是做为例示，其目的不在构成限制。举例而言，第一特征形成在第二特征之上或上方的描述包含第一特征和第二特征有直接接触的实施例，也包含有其他特征形成在第一特征和第二特征之间，以致第一特征和第二特征没有直接接触的实施例。许多特征的尺寸可以不同比例绘示，以使其简化且清晰。除此之外，本揭露在各种例示中会重复元件符号及/或字母。此重复的目的是为了简化和明确，并不表示所讨论的各种实施例及/或配置之间有任何关系。

在说明书中使用的用语一般具有其在本领域中的原有的意义，且每一个用语是用于特定的内容。在本说明书中使用的具体例(包含任何在此讨论的用语的具体例)仅是用以说明，而非用以限制本揭露或任何说明用语的范围及意义。同样地，本揭露是不以本说明书中的各种实施例为限。

虽然“第一(first)”及“第二(second)”等用语在此可被用以描述各种元件，这些元件是不受这些用语所限制。这些用语仅是用以分辨此一元件与其他者。举例而言，第一元件可为第二元件，且相似地，第二元件可为第一元件，而不偏离实施例的范围。如所用者，用语“及/或”包含一或多个相关列示物件的任意组合及全部组合。

用于本说明书的“包含(comprise)”、“包含(comprising)”、“包括(include)”、“包括(including)”、“有(has)”、“具有(having)”等用语为开放式的且表示“包含但不限于”。

请参阅图1。图1为根据本揭露的各种实施例的装置100及待测装置105的示意图。

在一些实施例中，装置100为测试装置。装置100是配置以测试待测装置105的稳固性(robustness)。在一些实施例中，装置100是应用于或建置为内汉明距离分析器(intra-hamminganalyzer)。装置100是配置以产生待测装置105的最大汉明距离(hammingdistance；hd)。最大汉明距离hd代表待测装置105的稳固性。在一些实施例中，汉明距离hd指出在二个二进制之间不同位元的数目。

在一些实施例中，待测装置105为待测记忆体阵列。在一些其他的实施例中，待测装置105包含待测记忆体阵列。待测记忆体阵列为例如静态随机存取记忆体(staticrandomaccessmemory，sram)、快闪记忆体或相似者，但不限于此。用以建置各种记忆体阵列或单元在待测装置105中或被建置于在待测装置105中的各种记忆体阵列或单元是在本揭露的保护范围内。

在一些实施例中，待测装置105根据其实际应用而在不同的操作条件下操作。操作条件是对应至不同的操作环境。为说明起见，不同的操作条件对应至不同的供应电压、不同的操作温度、不同的操作频率或前述的组合。

在一些实施例中，当待测装置105在不同的操作条件下操作时，待测装置105的应对为不同。在一些实施例中，每一个应对是在特定操作环境下的待测装置105中的内容。为说明起见，待测装置105在10℃下操作的应对是与待测装置105在50℃下操作的应对不同。

如图1所示，在一些实施例中，装置100包含记忆体阵列120、比较电路140及计算电路160。在一些实施例中，装置100还包含记录器180。记忆体阵列120是耦合至待测装置105。比较电路140是耦合至记忆体阵列120及待测装置105。记录器180是耦合至比较电路140。计算电路160是耦合至记录器180。

上述讨论仅是根据各种不同实施例而描述可使用的例示连接方式。须理解的是，各种不同的实施例不受限于上述的特定连接或图1所示者。

除此之外，在此说明书中，用语“耦合(coupled)”也可称为“电性耦合(electricallycoupled)”，而用语“连接(connected)”也可称为“电性连接(electricallyconnected)”。“耦合(coupled)”及“连接(connected)”也可用以指出两个或更多元件协作或与彼此交互作用。

如图1所示，记忆体阵列120是配置以产生待测装置105的至少一个应对，并储存至少一个应对。在一些实施例中，前述至少一个应对是从待测装置105被复制或被复写至记忆体阵列120。在一些实施例中，记忆体阵列120是待测装置105的复本，据此，记忆体阵列120产生至少一个应对，其是与待测装置105的至少一个应对相同。

在一些实施例中，记忆体阵列120的储存容量是对应至待测装置105的至少一个应对的位元数。举例而言，若待测装置105的至少一个应对具有n位元，记忆体阵列120的储存容量具有至少n个位元。

如图1所示，比较电路140接收来自记忆体阵列120的应对。比较电路140亦接收来自待测装置105在不同操作条件下所获得的应对。比较电路140是配置以依序地比较来自于记忆体阵列120的应对与来自于待测装置105的多个应对，以产生对应的比较结果。

如图1所示，在一些实施例中，比较电路140包含至少一个互斥或门(exclusiveorgate)142。互斥或门142具有第一输入端、第二输入端及输出端。第一输入端是与记忆体阵列120耦合，以接收来自记忆体阵列120的应对。第二输入端是与待测装置105耦合，以接收来自待测装置105在不同操作条件下所获得的应对。互斥或门142的输出端是与记录器180耦合。

互斥或门142是配置以依序地进行来自记忆体阵列120的应对及来自于待测装置105的应对的互斥或操作，以产生对应的比较结果。这些比较结果是被输出至记录器180。

比较电路140的配置仅供说明用途。比较电路140的各种配置是在本揭露的保护范围内。举例而言，在一些其他实施例中，比较电路140包含一个以上的互斥或门，而在另一些实施例，比较电路140包含许多个互斥或门，其数量是对应至来自于待测装置105的应对的相同数量。在一些其他实施例中，比较电路140是通过其他逻辑元件所建置。

如图1所示，记录器180是配置以暂时地储存由比较电路140产生的比较结果。接着，根据比较结果，记录器180产生最终比较结果fc。在一些实施例中，最终比较结果fc指出通过比较来自于记忆体阵列120的应对与来自于待测装置105的最终应对所产生的比较结果。

记录器180的数量仅供说明用途。各种数量的记录器180是在本揭露的保护范围内。在一些其他实施例中，装置100包含一个以上的记录器。举例而言，在一些其他实施例中，装置100包含二个记录器。二个记录器的第一记录器是与比较电路140耦合，以暂时地储存来自于比较电路140的两个对应位元的比较。二个记录器的第二记录器是与第一记录器耦合，且是配置以产生最终比较结果fc，其是根据来自第一记录器的不同的两个对应位元的多个比较。

如图1所示，计算电路160是配置以接收来自于记录器180的最终比较结果fc。计算电路160是进一步地配置以根据最终比较结果fc输出最大汉明距离hd。最大汉明距离hd代表来自待测装置105的二个应对之间的最大差异。

如图1所示，在一些实施例中，计算电路160包含计数器162及最大汉明距离产生电路164。计数器162是与记录器180耦合。最大汉明距离产生电路164是与计数器162耦合。

计数器162是配置以接收前述的来自于记录器180的最终比较结果fc。根据最终比较结果fc，计数器162计数的数值指出最终比较结果fc具有相同逻辑值的位元数。在一些实施例中，相同逻辑值为“1”。换言之，若最终比较结果fc的4个位元具有逻辑值“1”，则计数器162输出指示4的数据至最大汉明距离产生电路164。在一些实施例中，计数器162是以由多个加法器(图未绘示)所组成的群体计数器来执行。在另一些实施例中，计数器162是以其他逻辑门来执行。

接着，最大汉明距离产生电路164根据前述数值及最终比较结果fc的总位元数来产生最大汉明距离hd。最大汉明距离hd代表来自待测装置105的二个应对之间的最大差异。在一些实施例中，最大汉明距离产生电路164是以减法器(图未绘示)来建置或包含减法器，但不以此为限。在另一些实施例中，最大汉明距离产生电路164是以其他逻辑门来建置。

计算电路160的配置仅供说明用途。计算电路160的各种配置是在本揭露的保护范围内。

再者，图1中的装置100的配置仅供说明用途。装置100的各种配置是在本揭露的保护范围内。

请参阅图2及图3。图2是绘示根据本揭露各种实施例的图1的装置100对待测装置105的操作方法200的流程图。图3是绘示根据本揭露各种实施例的针对图1的装置100及待测装置105的比较步骤的示意图。

图1中的装置100及待测装置105之间的操作是通过以下图2所绘示的方法200来描述。为了更佳的了解本揭露，方法200是参阅图1及图3来说明。

在操作202中，当待测装置105是在第一操作条件下操作时，可获得待测装置105的应对r1。在一些实施例中，第一操作条件为待测装置105的起始操作条件，但不以此为限。因此，应对r1是待测装置105在起始操作条件下的内容。如图3所绘示，应对r1为01010101。换言之，当待测装置105是在起始条件下操作，待测装置105的内容为01010101。再者，当待测装置105在第一操作条件下操作时，记录器180中的起始参考值c0是重新设定为0000000。

待测装置105的应对r1及其他应对的位元数仅供说明用途。待测装置105的应对r1及其他应对的各种位元数是在本揭露的保护范围内。举例而言，在另一些实施例中，待测装置105的应对r1或其他每一个应对具有少于8个位元或多于8个位元。

在操作204中，复写应对r1至记忆体阵列120中。在一些实施例中，应对r1是从待测装置105被复制或被复写，并被保留在记忆体阵列120中。换言之，为说明起见，在以下操作中，01010101的应对r1是储存在记忆体阵列120内且是不可改变的。在各种实施例中，记忆体阵列120为待测装置105的复本，因此，记忆体阵列120产生至少一个应对，其是与来自待测装置105的应对相同。

在操作206中，待测装置105的操作条件改变。举例而言，待测装置105的操作条件是由第一操作条件改变成第二操作条件。在一些实施例中，第二操作条件是与第一操作条件不同。

在操作208中，获得待测装置105的新应对。如上所述，当待测装置105的操作条件改变，待测装置105的内容因而改变。在一些实施例中，新应对r2是被视为待测装置105中改变的内容。为了用以说明，待测装置105的应对r2为01000101。

在操作210中，比较电路140比较待测装置105的应对r1及应对r2，以产生比较结果c1。在一些实施例中，互斥或门142进行应对r1的每一个位元及应对r2的对应位元的互斥或操作，以调整起始参考值c0，以使起始参考值c0被调整为比较结果c1。

参阅图3进行说明，互斥或门142在应对r1的第一位元及应对r2的第一位元上进行互斥或操作。在一些实施例中，第一位元是被视为例如图3所示的应对r1内的八位元中的最右边的位元，且第二位元是被视为应对r1内的八位元中与最右边位元相邻的位元，以此类推。以图3说明之，应对r1的第一位元及应对r2的第一位元具有相同的逻辑值“1”，故在前述两位元上的互斥或操作的结果为逻辑值“0”。因此，比较结果c1的第一位元保持为具有逻辑值“0”，其是与起始参考值c0的第一位元相同。

接着，互斥或门142在应对r1的第二位元与应对r2的第二位元上进行互斥或操作。由于应对r1的第二位元及应对r2的第二位元具有相同的逻辑值“0”，故在前述两位元上的互斥或操作的结果为逻辑值“0”。因此，比较结果c1的第二位元保持为具有逻辑值“0”，其是与起始参考值c0的第二位元相同。

相应地，比较结果c1的第三位元、比较结果c1的第四位元、比较结果c1的第六位元、比较结果c1的第七位元及比较结果c1的第八位元保持为具有逻辑值“0”。

为说明起见，应对r1的第五位元具有逻辑值“1”，但应对r2的第五位元具有逻辑值“0”，故在前述两位元上的互斥或操作的结果为逻辑值“1”。因此，比较结果c1的第五位元从逻辑值“0”横越至逻辑值“1”。

因此，起始参考值c0是调整为比较结果c1。比较结果c1为00010000。比较结果c1是暂时地储存在记录器180内。

在操作212中，确认是否有其他用以测试待测装置105的操作条件。在一些实施例中，确认步骤是通过控制器(图未绘示)或制程电路(图未绘示)来进行，但不以此为限。若有其他用以测试的操作条件(例如：第三操作条件)，重新进行操作206。换言之，待测装置105的操作条件是由第二操作条件改变为第三操作条件。在一些实施例中，第三操作条件是不同于第二操作条件，且是不同于第一操作条件。

当待测装置105在第三操作条件下操作时，可获得待测装置105的新应对。如图3所绘示，待测装置105的新应对为01111001。接着，互斥或门142在储存于记忆体阵列120内的应对r1及应对r3上进行互斥或操作。

在一些实施例中，若一个比较结果的第x位元具有预设逻辑值(例如：逻辑值“1”)，维持以下比较结果的第x位元。为说明起见，比较结果c1的第五位元具有逻辑值“1”。无论互斥或操作在应对r1的第五位元及应对r3的第五位元上的结果，以下比较结果c2的第五位元是维持为具有逻辑值“1”，如图3所示。

除此之外，若比较结果的第y位元具有特定逻辑值(例如：逻辑值“0”)，以下比较结果的第y位元有机会被改变。在一些实施例中，x及y为正整数。为说明起见，如上所述，每一个应对具有n个位元。x及y是小于或等于n，且y是不同于x。

为说明起见，由于应对r1的第一位元及应对r3的第一位元具有相同的逻辑值(例如：逻辑值“0”)，故互斥或操作在前述两位元上的结果为逻辑值「0」。因此，比较结果c2的第一位元是维持为具有逻辑值“0”。

相应地，比较结果c2的第二位元、比较结果c2的第七位元及比较结果c2的第八位元是维持为具有逻辑值“0”。

为说明起见，由于应对r1的第三位元及应对r3的第三位元分别具有不同的逻辑值，故互斥或操作在前述两位元上的结果为逻辑值“1”。因此，比较结果c2的第三位元是改变为逻辑值“1”。

相应地，比较结果c2的第三位元、比较结果c2的第四位元及比较结果c2的第六位元是维持为具有逻辑值“1”。

因此，调整00010000的比较结果c1，以形成00111100的比较结果c2。比较结果c2是暂时地储存于记录器180。换言之，比较结果c2是通过调整先前的比较结果c1而产生。

在比较结果c2产生之后，若进一步有其他用以测试的操作条件(例如：第四操作条件)，操作206是再次被输入。接着，待测装置105在第四操作条件下操作。因此可获得相应的应对r4。在一些实施例中，第四操作条件是不同于前述操作条件。

如图3所示，待测装置105的新应对r4为01000101。接着，互斥或门142在来自于记忆体阵列120的应对r1及应对r4上进行互斥或操作。

以图3做为说明，只有应对r4的第五位元及应对r1的对应位元具有与彼此不同的逻辑值。比较结果c2的第五位元具有逻辑值“1”。因此，比较结果c3的第五位元仍然具有逻辑值“1”。应对r4的其他每一个位元与应对r1的对应位元具有相同的逻辑值。因此，维持比较结果c3的其他位元。因此，比较结果c3与比较结果c2相同。比较结果c3是暂时地储存于记录器180。

在比较结果c3产生之后，若尚有其他用以测试的操作条件(例如：第五操作条件)，操作206是再次被输入。接着，待测装置105的操作条件是从第四操作条件改变为第五操作条件。因此可获得相应的应对r5。在一些实施例中，第五操作条件是不同于前述操作条件。

以图3做为说明，待测装置105的新应对r5为10000110。接着，互斥或门142在来自于记忆体阵列120的应对r1及应对r5上进行互斥或操作。

应对r5的第一位元及应对r1的第一位元具有不同的逻辑值。因此，比较结果c4的第一位元是调整为具有逻辑值“1”。相应地，比较结果c4的第二位元、比较结果c4的第七位元及比较结果c4的第八位元是调整为具有逻辑值“1”。因此，调整00111100的比较结果c3，以形成11111111的比较结果c4。比较结果c4是暂时地储存于记录器180。

以图3做为说明，在比较结果c4产生之后，若没有用以测试的操作条件，进行方法200的操作214。比较结果c4是当作前述的最终比较结果fc。

在另一些实施例中，比较电路140包含多个互斥或门142。作为说明，比较电路140包含八个互斥或门142。每一个互斥或门进行应对r1的相应位元及其中一个应对的相应位元的互斥或操作。

在比较电路140内的互斥或门142的数目仅供说明用途。在比较电路140内的互斥或门142的各种数目是在本揭露的保护范围内。

在操作214中，计数器162产生与比较结果c4内的位元具有相同逻辑值的数值。在一些实施例中，在比较结果c4内的位元的逻辑值为逻辑值“1”。换言之，计数器162计数在比较结果fc内具有逻辑值“1”的位元的数目。作为说明，比较结果fc为11111111。因此，计数器162所计数的值是等于数值8。如上所述，在一些实施例中，计数器162是以由多个加法器(图未绘示)所组成的群体计数器来建置。因此，在前述实施例中，数值8是二进位型式，例如1000，但不以此为限。

在操作216中，最大汉明距离产生电路164根据前述来自计数器162的数值及比较结果fc的总位元数来产生最大汉明距离hd。作为说明，最大汉明距离产生电路164计算由计数器产生的数值与比较结果fc的总位元数的比值。换言之，若比较结果c4具有n个位元，且比较结果c4具有m个有逻辑值“1”的位元，最大汉明距离hd是实质等于m/n，其中m及n为正整数。

在一些实施例中，最大汉明距离hd是以百分比的形式呈现。如图3所示，比较结果fc的总位元数为8。在比较结果fc内的具有逻辑值“1”的位元的位元数也是8。因此，最大汉明距离hd为100％。

前述的方法200包含例示操作，但方法200的操作未必要以所述顺序进行。本揭露所揭露的方法200的操作的顺序是可以改变的，或操作是可以适当地同时或部分同时进行，其实本揭露的各种实施例的精神及范围。

再者，由于前述最大汉明距离hd是根据相同待测装置105的应对而产生，在一些实施例中，最大汉明距离hd是待测装置105的内部汉明距离。最大汉明距离hd代表图3所绘示的应对r1-r5的任二者之间的最大差异。以图3作为说明，在待测装置105的应对r1-r5之中，应对r3的所有位元是分别与应对r5的对应位元不同。换言之，应对r3及应对r5之间的差异为100％。因此，待测装置105的最大汉明距离hd为100％。

在一些实施例中，当待测设备的最大汉明距离hd为0％，其代表待测设备在不同的操作环境下是完美地可重复且稳固的。

在一些实施例中，当最大汉明距离hd是高于预设值，待测装置105需要被修正或侦错。预设值是可动态地调整，而不限于此。

在一些实施例中，装置100及待测装置105是设置在相同晶片或相同晶元上。因此，装置100直接地在晶片或晶元上测量待测装置105。在一些实施例中，装置100在晶圆允收测试(waferacceptancetesting，wat)台上测量待测装置105。

在本揭露中讨论的装置100，装置100是线上测量待测装置105，而不下载待测装置105的任何应对。除此之外，仅最大汉明距离hd被输出。因此，下载应对的时间是可被节省，且用以储存下载的应对的储存空间亦可被节省。

请参阅图4。图4是绘示根据本揭露各种实施例的装置100a及记忆体105a的示意图。

在一些实施例中，装置100a为测试装置。装置100a是配置以测试记忆体105a的稳固性。在一些实施例中，装置100a是应用于或建置为内汉明距离分析器。装置100a是配置以产生记忆体105a的最大汉明距离hd。最大汉明距离hd代表记忆体105a的稳固性。在一些实施例中，汉明距离hd指出在在二个二进制之间不同位元的数目。

在一些实施例中，记忆体105a为例如静态随机存取记忆体、快闪记忆体或相似者，但不限于此。用以建置待测装置105或被建置在待测装置105中的各种记忆体阵列或单元是在本揭露的保护范围内。在另一些实施例中，记忆体105a包含记忆体电路101a及记忆体电路103a。在一些实施例中，记忆体电路101a为待测装置。

在一些实施例中，记忆体电路101a及记忆体电路103a是根据实际应用在各种操作条件下操作。各种条件对应至各种操作环境。作为说明，各种操作条件包含各种供应电压、各种操作温度、各种操作频率或前述的组合。

如图4所示，在一些实施例中，装置100a包含比较电路140a及计算电路160a。在一些实施例中，装置100a还包含记录器180a。比较电路140a是耦合至记忆体105a。记录器180a是耦合至比较电路140a。计算电路160a是耦合至记录器180a。在一些实施例中，比较电路140a包含互斥或门或由互斥或门所建置。

上述讨论仅是描述根据各种不同的实施例所使用的例示连接方式。须理解的是，各种不同的实施例并不限于上述或图4所示的特定连接方式。

如图4所示，记忆体电路103a是配置以产生记忆体电路101a的至少一个应对，并储存至少一个应对。在一些实施例中，前述至少一个应对是由记忆体电路101a被复制或被复写至记忆体电路103a，故记忆体电路103a产生的至少一个应对是与记忆体电路101a所产生的至少一个应对相同。

如图4所示，比较电路140a接收来自记忆体电路103a的应对。在一些实施例中，比较电路140a亦接收来自记忆体电路101a在不同操作条件下所获得的应对。比较电路140a是配置以依序比较来自记忆体电路103a的应对及来自记忆体电路101a的应对，以产生对应的比较结果。

在一些实施例中，比较电路140a是配置以依序地进行来自记忆体电路103a的应对及来自于记忆体电路101a的应对的互斥或操作，以产生对应的比较结果。这些比较结果是被输出至记录器180a。在一些实施例中，当获得比较结果时，记忆体电路101a及记忆体电路103a的角色互换，且再次进行前述的操作。

如图4所示，记录器180a是配置以暂时储存比较电路140a所产生的比较结果。接着，记录器180a根据比较结果产生最终比较结果fc。在一些实施例中，最终比较结果fc指出，通过比较来自于记忆体电路103a的应对及来自于记忆体电路101a的最终应对所产生的比较结果。

在一些实施例中，记录器180a包含记录电路182a及记录电路184a。记录电路182a是配置以暂时储存通过比较来自于记忆体电路103a的应对及在不同操作条件下来自于记忆体电路101a的应对所产生的比较结果。记录电路184a是配置以暂时储存通过比较来自于记忆体电路101a的应对及在不同操作条件下来自于记忆体电路103a的应对所产生的比较结果。

如图4所示，计算电路160a是配置以获得来自于记录电路182a及记录电路184a的最终比较结果fc。计算电路160a是进一步地配置以根据最终比较结果fc输出最大汉明距离hd。最大汉明距离hd代表来自记忆体电路101a的二个应对及来自记忆体电路103a的二个应对之间的最大差异。

如图4所示，在一些实施例中，计算电路160a包含计数器162a及最大汉明距离产生电路164a。计数器162a是与记录电路182a及记录电路184a耦合。最大汉明距离产生电路164a是与计数器162a耦合。

计数器162a是配置以接收前述的来自于记录电路182a及记录电路184a的最终比较结果fc。根据最终比较结果fc，计数器162a计数的数值指出最终比较结果fc具有相同逻辑值的位元数。在一些实施例中，相同逻辑值为“1”。换言之，若最终比较结果fc的4个位元具有逻辑值“1”，则计数器162a输出指示4的数据至最大汉明距离产生电路164a。在一些实施例中，计数器162a是以由多个加法器(图未绘示)所组成的群体计数器来建置。在另一些实施例中，计数器162a是以其他逻辑门来建置。

接着，最大汉明距离产生电路164a根据前述数值及最终比较结果fc的总位元数来产生最大汉明距离hd。最大汉明距离hd代表来自记忆体电路101a的二个应对之间的最大差异。在一些实施例中，最大汉明距离产生电路164a是以减法器(图未绘示)来建置或包含减法器，但不以此为限。在另一些实施例中，最大汉明距离产生电路164a是以其他逻辑门来建置。

请参阅图5。图5是绘示根据本揭露各种实施例的图4的装置100a及记忆体105a进行操作的方法200a的流程图。

以下由图5所绘示的方法200a描述装置100a及记忆体105a之间的操作。为了便于理解，方法200a是配合图4进行讨论。

在操作202a中，当记忆体电路101a在第一操作条件下操作时，获得记忆体电路101a的应对。在一些实施例中，第一操作条件为记忆体电路101a的起始操作条件，但不限于此。

在操作204a中，复制或复写应对至记忆体电路103a。在一些实施例中，应对是自记忆体电路101a被复制或被复写，并维持在记忆体电路103a中。

在操作206a中，改变记忆体电路101a的操作条件。举例而言，记忆体电路101a的操作条件由第一操作条件改变成第二操作条件。在一些实施例中，第二操作条件是与第一操作条件不同。

在操作208a中，获得记忆体电路101a的新应对。如上所述，当记忆体电路101a的操作条件改变，记忆体电路101a的内容因而改变。

在操作210a中，比较电路140a比较新应对及记忆体电路101a的应对，以产生比较结果。

在操作212a中，确认是否有其他用以测试记忆体电路101a的操作条件。在一些实施例中，确认步骤是通过控制器(图未绘示)或制程电路(图未绘示)进行，但不以此为限。若有其他用以测试的操作条件(例如：第三操作条件)，重新进行操作206a。换言之，记忆体电路101a的操作条件是由第二操作条件改变为第三操作条件。在一些实施例中，第三操作条件是不同于第二操作条件，且是不同于第一操作条件。

若没有其他用以测试的操作条件，进行方法200a的操作202b。在一些实施例中，记忆体电路101a及记忆体电路103a的角色互换，以下将进行描述。

在操作202b中，当记忆体电路103a在第一对应操作条件下操作，获得记忆体电路103a的应对。

在操作204b中，复制或复写应对至记忆体电路101a中。在一些实施例中，应对是自记忆体电路103a被复制或被复写，并维持在记忆体电路101a。

在操作206b中，改变记忆体电路103a的操作条件。举例而言，记忆体电路103a的操作条件由第一操作条件改变成第二操作条件。在一些实施例中，第二操作条件是与第一操作条件不同。

在操作208b中，获得记忆体电路103a的新应对。如上所述，当记忆体电路103a的操作条件改变，记忆体电路103a的内容因而改变。

在操作210b中，比较电路140a比较新应对及记忆体电路103a的应对，以产生比较结果。

在操作212b中，确认是否有其他用以测试记忆体电路103a的操作条件。若有其他用以测试的操作条件(例如：第三操作条件)，重新进行操作206b。

若没有其他用以测试的操作条件，进行方法200a的操作214a。

在操作214a中，计数器162a产生与比较结果内的位元具有相同逻辑值的数值。在一些实施例中，在比较结果内的位元的逻辑值为逻辑值“1”。换言之，计数器162a计数在比较结果fc内具有逻辑值“1”的位元的数目。作为说明，比较结果fc为11111111(二进制)。因此，计数器162a所计数的值是等于数值8。如上所述，在一些实施例中，计数器162a是以由多个加法器(图未绘示)所组成的群体计数器来建置。因此，在前述实施例中，数值8是二进位型式，例如1000，但不以此为限。

在操作216a中，最大汉明距离产生电路164a根据前述来自计数器162a的数值及比较结果fc的总位元数来产生最大汉明距离hd。作为说明，最大汉明距离产生电路164a计算由计数器产生的数值与比较结果fc的总位元数的比值。换言之，若比较结果具有n个位元，且比较结果具有m个有逻辑值「1」的位元，最大汉明距离hd是实质等于m/n，其中m及n为正整数。

相较于图1所示的在一些实施例中为待测记忆体阵列的记忆体阵列120及待测装置105，图4中的实施例仅绘示一个包含记忆体电路101a及记忆体电路103a的记忆体105a，其是分别配置为记忆体阵列及待测装置，或反之亦然。在图4中的实施例，记忆体105a可被配置为用以产生puf位元的待测装置，且记忆体阵列是用以储存来自待测装置的应对。因此，图4中的装置的整体面积可被减少。

在一些实施例中，揭露一种用以测试记忆体的装置，此记忆体包含第一记忆体电路及第二记忆体电路。第二记忆体电路是配置以储存第一记忆体电路的第一应对。此装置包含比较电路及计算电路。比较电路是配置以比较储存在第二记忆体电路的第一应对及第一记忆体电路在不同的条件下操作的多个应对，以产生多个第一比较结果。计算电路是配置以根据第一比较结果输出最大汉明距离，其中最大汉明距离是在第一应对及第一记忆体电路的多个应对的其中二者之间。

在一些实施例中，第一记忆体电路是配置以储存第二记忆体电路的第二应对。比较电路是配置以比较储存在第一记忆体电路的第二应对及第二记忆体电路在不同的条件下操作的多个应对，以产生多个第二比较结果。

在各种实施例中，计算电路是配置以根据第二比较结果输出最大汉明距离，其中最大汉明距离是在第二应对及第二记忆体电路的多个应对的其中二者之间。

在一些实施例中，装置还包含记录器，且记录器是包含第一记录电路及第二记录电路。第一记录电路是配置以储存用以计算最大汉明距离的第一比较结果，且第二记录电路是配置以储存用以计算最大汉明距离的第二比较结果。

在各种实施例中，比较电路包含互斥或门。互斥或门是配置以进行第一应对及第一记忆体电路的每一个应对的互斥或操作，以及进行第二应对及第二记忆体电路的每一个应对的互斥或操作。

在一些实施例中，计算电路包含计数器。计数器是配置以产生第一数值，其中第一数值指出在第一比较结果的对应比较结果中具有相同逻辑值的位元的数目，且计数器是配置以产生第二数值，其中第二数值指出在第二比较结果的对应比较结果中具有相同逻辑值的位元的数目。

在各种实施例中，计算电路更是配置以根据第一数值及第一比较结果的对应比较结果的位元数，以产生最大汉明距离，并根据第二数值及第二比较结果的对应比较结果的位元数，以产生最大汉明距离。

亦揭露一种方法，其是包含以下操作。维持在第一操作条件下的记忆体的第一记忆体电路的第一应对。储存在记忆体的第二记忆体电路内的第一应对是依序地与在操作条件下的第一记忆体电路的多个应对比较，以产生多个第一比较结果。前述操作条件是彼此不同。多个第一比较结果的每一个比较结果是通过调整多个第一比较结果的前一比较结果而产生。根据多个第一比较结果，获得最大差值，其中最大差值是介于第一应对及第一记忆体电路的应对的其中二者之间。

在一些实施例中，方法还包含以下操作。维持在第二操作条件下的记忆体的第二记忆体电路的第二应对。储存在记忆体的第一记忆体电路内的第二应对是依序与在操作条件下的第二记忆体电路的多个应对比较，以产生多个第二比较结果。前述操作条件是彼此不同。多个第二比较结果的每一个比较结果是通过调整多个第二比较结果的前一比较结果而产生。

在各种实施例中，维持第一记忆体电路的第一应对包含以下操作。复制第一应对至记忆体的第二记忆体电路内。维持被复制的第一应对在第二记忆体电路内。

在一些实施例中，维持第一应对包含以下操作。通过第二记忆体电路，产生第一应对。

在各种实施例中，维持第二记忆体电路的第二应对包含以下操作。复制第二应对至记忆体的第一记忆体电路内。维持被复制的第二应对在第一记忆体电路内。

在一些实施例中，维持第二应对包含以下操作。通过第一记忆体电路，产生第二应对。

在一些实施例中，方法还包含以下操作。暂时储存第一比较结果及第二比较结果，以计算最大汉明距离。

在各种实施例中，获得最大差值的操作包含以下操作。产生第一数值，其中第一数值指出在第一比较结果的对应比较结果中具有相同逻辑值的位元的数目。产生第二数值，其中第二数值指出在第二比较结果的对应比较结果中具有相同逻辑值的位元的数目。

在一些实施例中，输出最大汉明距离还包含以下操作。根据第一数值及第一比较结果的对应比较结果的位元数，以产生该最大汉明距离。根据第二数值及第二比较结果的对应比较结果的位元数，以产生最大汉明距离。

在各种实施例中，比较储存在记忆体的第二记忆体电路的第一应对与第一记忆体电路的应对包含以下操作。进行储存在第二记忆体电路的第一应对与第一记忆体电路的每一个应对的互斥或操作。

在一些实施例中，比较储存在记忆体的第一记忆体电路的第二应对与第二记忆体电路的应对包含以下操作。进行储存在第一记忆体电路的第二应对与第二记忆体电路的每一个应对的互斥或操作。

更揭露一种方法，其是包含以下操作。操作在彼此不同的条件下的记忆体的第一记忆体电路，以获得第一记忆体电路的多个应对。第一记忆体电路的多个应对是储存在记忆体的第二记忆体电路内。依序进行储存在记忆体的第二记忆体电路的第一记忆体电路的多个应对与第一记忆体电路的应对的其他应对的互斥或操作，以产生最终比较结果。根据最终比较结果，输出介于第一应对及其他应对的其中二者之间的最大汉明距离。

在一些实施例中，输出最大汉明距离包含以下操作。产生数值，其中数值指出在最终比较结果中具有相同逻辑值的位元的数目。根据数值及最终比较结果的位元数，以产生最大汉明距离。

上述摘要许多实施例的特征，因此本领域具有通常知识者可更了解本揭露的态样。本领域具有通常知识者应理解利用本揭露为基础可以设计或修饰其他制程和结构以实现和所述实施例相同的目的及/或达成相同优势。本领域具有通常知识者也应了解与此同等的架构并没有偏离本揭露的精神和范围，且可以在不偏离本揭露的精神和范围下做出各种变化、交换和取代。