分子合成设备的制作方法

本发明概念涉及一种分子合成设备。本发明概念进一步涉及一种用于控制分子合成设备的方法。

背景技术：

生成的数据量每年都在增加。由于这种趋势可能会持续下去，故而以可靠和成本有效的方式存储不断增加的数据量将变得越来越有挑战性。实际上，诸如硬盘驱动器、固态驱动器、光学记录介质、磁记录介质等传统的存储介质可能无法满足未来的数据存储需求。

这种担忧激发了人们对替代数据存储解决方案以及其他分子存储器的兴趣。分子存储器可包括分子存储器单元阵列，其允许在分子存储介质中的数据存储。

正在研究用于分子存储介质中的数据存储的各种技术。一种有前景的数据存储技术是基于分子合成的方式，其中稳定的有机分子(诸如聚合物，dna或rna)以结构化方式被合成以形成映射到数据符号的分子。意识到写入期间所采用的数据编码方案，即数据符号与合成分子的构建结构之间的映射，被写入的数据符号可相应地从合成分子的结构中读出，例如(用于聚合物的)单体或(用于dna或rna的)碱基对序列。

分子合成可在包含合成位置阵列的合成阵列中进行。为了使具有足够数据通量的大容量分子存储器成为可能，可设想可采用数百万、数十亿甚至更大量级的阵列。阵列的每个合成位置可包括反应或合成隔室。用于合成的试剂可借助于阀和通道(诸如微流体通道)供应到合成位置。随后，可通过控制布置在每个合成位置处的电极来允许合成化学反应。电极可例如在合成隔室中供应热能、产生气泡或产生离子以允许化学反应。

技术实现要素：

希望允许对合成阵列的电极进行控制，以便各电极可被选择性地和单独地激活。然而，如发明人所认识到的，对非常大的合成阵列而言(例如，对利用具有数十亿或更多的存储器单元/合成位置的合成阵列实现的分子存储器的目标而言)，提供用于激活每个电极的专用供应线可能是不实际的。

本发明概念的目标是为了解决该问题。可从下文理解进一步和替代的目标。

根据本发明概念的第一方面，提供了一种分子合成设备，包括：

合成阵列，该合成阵列包括合成位置和被布置在每个合成位置处的电极的阵列，以及

非易失性存储器，该非易失性存储器包括位单元(bitcell)阵列、一组字线和一组位线(bitline)，其中每个位单元包括具有被连接到字线的控制栅极、第一源极/漏极端子、和被连接到位线的第二源极/漏极端子的非易失性存储器晶体管，

其中合成阵列的每个合成位置处的电极被连接到非易失性存储器的位单元中的相应一个的第一源极/漏极端子。

本发明概念的第一方面基于以下见解：将合成阵列的每个合成位置的电极连接到非易失性存储器的位单元中的相应一个的存储器晶体管的第一/源极/漏极端子允许对各电极的单独控制，同时避免对到每个电极的专用且可单独控制的线的需要。

更具体而言，本发明设备实现与合成阵列的合成位置的选择相对应的模式，其中化学合成反应能够被编程/存储在非易失性存储器的位单元的阵列中。此后，可以使用类似于非易失性存储器的读出的技术，根据所存储的模式来激活/允许(即，驱动或偏置)合成阵列的电极。

归因于非易失性存储器的位单元的设计，可以同时向每个合成位置处的电极供应电压。这允许在多个合成位置的每一者中并行地启用合成反应。因此，与电极的串联/顺序激活相比，本发明设备可以支持整体更大程度的平行性。考虑到可用于数据存储目的的一些合成反应可能具有数秒量级的反应时间，可以理解，并行方式可以相当大地提高具有数百万或数十亿个存储器单元的分子存储器的可行性。

包括非易失性存储器晶体管的位单元此外还允许形成具有(例如，在一百或几百纳米的量级上)匹配或小于合成阵列的合成位置的大小的单元大小的位单元。换言之，位单元大小的较低缩放限制不必是限制合成阵列的合成位置的向下缩放的因素。

就包括合成位置的阵列的合成阵列而言，在此意指合成位置(即合成点)的阵列，每个位置被适配成允许在所述位置处的分子合成。每个合成位置可包括合成隔室。合成隔室可被适配成包括例如处于液体形式的分子合成介质。合成隔室可被适配成包括包含用于合成反应的试剂的液体溶液。

合成阵列可包括与每个合成位置的合成隔室连接的流体通道(例如微流体通道)。流体通道可被适配成将液体输送到合成隔室。合成阵列可包括试剂隔室，每个试剂隔室包括一种或多种试剂，并且每个试剂隔室经由流体通道中的一个连接到合成隔室。合成设备可包括合成控制器，所述合成控制器被配置成控制液体从试剂隔室到合成阵列的合成隔室的输送。

每个合成位置处的电极可被配置成控制相应合成位置处的反应条件。每个合成位置处的电极可被配置成响应于被激活，允许或抑制分子合成介质中的化学反应。每个合成位置的分子合成介质(以及供应给各合成位置的任何试剂)可使化学反应被抑制(即不会发生)，除非相关联的电极被激活。替代地，每个合成位置的分子合成介质可使化学反应被允许(即，将会发生)，除非相关联的电极被激活。换言之，电极可取决于特定类型的合成而被配置为在被激活时允许反应或抑制反应。

就“激活”电极而言，在此意指经由位线向电极供应电流或电压。电压的大小可使得化学反应被允许或抑制，视情况而定。

每个合成位置处的电极可被布置成与合成位置的合成隔室接触，特别是与分子合成介质接触。接触可以是热接触，其中电极可向分子合成介质供应热能。接触可以是电容性接触，其中电极可以偏置分子合成介质。接触可以是直流接触或物理接触，其中电极可将电荷载体供应到分子合成介质、或在分子合成介质中生成离子、或在分子合成介质中生成气泡(如果处于液相)。

就非易失性存储器晶体管而言，在此意指具有可编程/可控制阈值电压的晶体管，该阈值电压可以甚至在功率循环之后持续。相应地，位的二进制值可以通过将阈值电压设置为第一阈值电压或第二阈值电压而被以非易失性方式存储在存储器晶体管中，第二阈值电压高于第一阈值电压。为简明起见，下文将第一阈值电压和第二阈值电压分别称为低阈值电压和高阈值电压。

分子合成设备可包括控制器，该控制器被配置成：

接收指示将被启用的合成阵列的电极的数据集，

将连接到(根据数据集)将被启用的电极的所述位单元阵列的每个位单元的存储器晶体管设置为低阈值电压，并且将每个其他位单元的存储器晶体管设置为高阈值电压，以及

将介于低阈值电压和高阈值电压之间的控制电压施加到字线，并且将电极电压施加到位线。

相应地，对于其中电极将被启用的每个合成位置，连接到电极的存储器晶体管可被设置为低阈值电压。对于其中电极将不被启用(即，不被激活)的每个合成位置，连接到电极的存储器晶体管可被设置为高阈值电压。

响应于将控制电压施加到字线，连接到被设置为低阈值电压的存储器晶体管的电极可被选择性地连接到位线，并因此以电极电压被供电。就电极电压而言，在此意指用于激活电极(并因此允许或抑制相应合成位置中的化学反应)的电压。假设控制电压被同时施加到非易失性存储器的字线的每一者，则各电极可被同时激活，至少基本上被同时激活。

非易失性存储器可被配置成使得被布置在同一阵列的列中的位单元被连接到同一位线，并且使得被布置在同一阵列的行中的非易失性存储器的阵列的位单元被连接到同一字线。导线的数量可因而被限制。

非易失性存储器可以是nor闪存存储器。nor闪存存储器是一种成熟的非易失性存储器技术，其实现区域有效的位单元和并行读出。

每个位单元的存储器晶体管可包括浮置栅极或电荷俘获层。包括浮置栅极或电荷俘获层的存储器晶体管的阈值电压可通过控制浮置栅极/电荷俘获层上的电荷量来被编程。相应地，阈值电压可在(至少)低阈值电压和高阈值电压之间切换，如早先讨论的。由于电荷在浮置栅极/电荷俘获层上被俘获，因此非易失性操作被允许。

每个位单元的存储器晶体管可以是铁电晶体管。铁电晶体管的阈值电压可通过将晶体管的铁电层的极化设置为具有第一极化取向的第一状态或具有与该第一取向相反的第二极化取向的第二状态中的任一者来被编程。相应地，阈值电压可在(至少)低阈值电压和高阈值电压之间切换，如早先讨论的。由于铁电层即使在没有外场的情况下也能保持其极化，因此允许非易失性操作。

分子合成设备可进一步包括基板，其中非易失性存储器被形成在该基板上并且合成阵列被形成在该非易失性存储器上。合成阵列可因此堆叠在非易失性存储器的顶部。这允许区域有效的设备设计以及促进非易失性存储器的位单元与合成阵列的合成位置的互连。

每个存储器晶体管可包括形成在从基板垂直突出的半导体结构中的垂直通道，并且其中每个存储器晶体管的第一源极/漏极端子被布置在垂直通道上方。存储器晶体管可因此被形成为3d器件，从而能够进一步放松对位单元的缩放要求。

替代地，每个存储器晶体管可包括沿基板水平延伸的水平通道。

每个合成位置处的电极可通过相应的通孔被连接到非易失性存储器的相应位单元的第一源极/漏极端子。垂直导电通孔可提供在位单元和合成位置之间的区域有效和材料有效的互连。通过传统的后端制程(beol)处理，可在非易失性存储器设备的顶部可靠地形成通孔。假设存储器晶体管如上文所述形成3d器件，则互连可能特别直截了当；其中第一源极/漏极端子可在第二源极/漏极端子和控制栅极上方访问。

根据本发明概念的第二方面，提供了一种选择性地激活合成位置的阵列的各电极的方法，其中每个合成位置的电极被连接到非易失性存储器设备的位单元的阵列中的相应一个位单元的非易失性存储器晶体管的第一源极/漏极端子，其中每个位单元的存储器晶体管可在低阈值电压和高阈值电压之间切换，并且具有连接到非易失性存储器设备的一组字线的字线的控制栅极和连接到非易失性存储器设备的一组位线的位线的第二源极/漏极端子，

该方法包括：

将连接到将被激活的电极的每个位单元的存储器晶体管设置为低阈值电压，并且将每个其他位单元的存储器晶体管设置为高阈值电压，以及

将介于低阈值电压和高阈值电压之间的控制电压施加到字线，并且将电极电压施加到位线。

如上文所讨论的，本发明方法允许对化学反应在合成阵列中的哪些位置处被允许或抑制进行的单独和选择性控制。此外，与上述讨论一致，该方法允许各电极被同时激活。

非易失性存储器可以是nor闪存存储器，其中该方法可包括：

对非易失性存储器的每个位单元执行fowler-nordheim隧穿擦除，其中每个位单元的存储器晶体管被设置为低阈值电压，以及

通过fowler-nordheim隧穿或通道热电子注入将每个其他位单元的存储器晶体管设置为高阈值电压。

这使得能够可靠且有效地对nor闪存类型的非易失性存储器进行编程。如果合成阵列的各电极呈现相对高的阻抗，则fowler-nordheim隧穿可以是有利的编程方法。如果合成阵列的各电极呈现相对低的阻抗，则通道热电子注入代表了一种编程方法。

附图的简要说明

参考附图，通过以下解说性和非限制性详细描述，将更好地理解本发明概念的以上以及附加目标、特征和优点。在附图中，除非另有说明，否则相同的附图标记将被用于相同的元件。

图1是分子合成设备的示意性透视图。

图2是非易失性存储器的位单元的示意电路布局。

图3a、b是存储器晶体管的设计的示意性透视图。

图4-6例示了非易失性存储器的编程。

具体实施方式

图1示意性地例示了包括非易失性存储器100和合成阵列200的分子合成设备10。

非易失性存储器(nvm)100包括位单元112、114、116、122、124、126的阵列110。合成阵列200包括合成位置212、214、216、222、224、226的阵列(被通常标记为210)。在图1中，仅六个位单元和合成位置是可见的，但是这通常仅表示包括大得多的大小的位单元阵列和合成阵列的设备10的一小部分。

图2示出了阵列110的包括位单元112、114、122、124的一部分的电路布局。nvm100被配置为nor闪存存储器。阵列110的每个位单元包括相应的非易失性存储器晶体管113。下文参考位单元112的存储器晶体管113，但阵列110的其他位单元包括对应的存储器晶体管115、123、125。存储器晶体管113具有控制栅极113cg、第一源极/漏极端子113s(以下称为第一端子113s)和第二源极/漏极端子113d(以下称为第二端子113d)。控制栅极113cg被连接到字线wl0。第二端子113d被连接到位线bl0。第一端子113s被连接到布置在合成位置212处的电极212e。对应地，存储器晶体管115的端子115s被连接到布置在合成位置214处的电极214e。存储器晶体管123的端子123s被连接到布置在合成位置222处的电极222e。存储器晶体管125的端子125s被连接到布置在合成位置224处的电极224e。

存储器晶体管113可以是场效应晶体管(fet)。存储器晶体管113可以如图2所示是浮置栅极fet，其包括布置在控制栅极113cg和通道之间的浮置栅极113fg。浮置栅极113fg可以例如是多晶硅或金属材料。存储器晶体管113可替代地包括被布置在控制栅极113cg和通道之间的基于氧化物或基于电介质的电荷俘获层。电荷俘获层可以例如是氧化物-氮化物-氧化物层、二氧化硅层、氮化硅层、或其他富有缺陷的电介质。单层的电荷俘获层以及复合层的电荷俘获层是可能的。由于这两种存储器晶体管类型都基于电荷俘获，因此包括任何这些晶体管类型的位单元可被称为电荷俘获位单元。

替代地，存储器晶体管113可改为是铁电fet，其包括被布置在控制栅极113cg和通道之间的铁电层113fe。适合于铁电fet的任何典型的铁电材料都可被使用。铁电层可以例如是氧化铪(hfo2)、(pb,zr)tio3或srbi2ta2o9的层。

nvm100包括一组字线wl0、wl1和一组位线bl0、bl1。字线可以沿阵列110的行方向r延伸。位线可沿阵列110的垂直于行方向r的列方向c延伸。

如图2所示，布置在同一阵列的列中的nvm100的阵列110的位单元被连接到同一位线。即，位单元112、122被连接到位线bl0。位单元114、124被连接到位线bl1。同时，布置在同一阵列的行中的nvm100的阵列110的位单元被连接到同一的字线。即，位单元112、114被连接到字线wl0。位单元122、124被连接到字线wl1。

出于向字线和位线提供电压和电流的目的，nvm100可进一步包括驱动器电路系统，该驱动器电路系统包括字线驱动器和位线驱动器。这样的驱动器电路系统的功能和实现本身是本领域技术人员已知的，并因此在这里不再进一步描述。设备10可包括在图1中示意性地指示的控制器300。控制器300可被配置成控制nvm100，诸如驱动器电路系统。控制器300可以形成nvm100的一部分。控制器300可以通过被形成在与nvm100相同的半导体基板上的有源设备来实现。

参考图3a，nvm阵列110的存储器晶体管113、115、123、125可被实现为垂直通道晶体管设备，每个垂直通道晶体管设备包括形成在从底层的半导体基板垂直突出的半导体结构中的垂直通道113c、115c、123c、125c。可在每个存储器晶体管113、115、123、125的顶部上形成相应的通孔113v、115v、123v、125v，以用于将每个存储器晶体管与合成阵列200的相应电极212e、214e、216e、222e、224e、226e相连接。

图3b示出了替代设计，其中每个存储器晶体管113、115、123、125包括被形成在半导体基板101的水平延伸部分中的水平通道(例如113c、115c)。相应的通孔113v、115v、123v、125v从相应的晶体管113、115、123、125的源极/漏极端子延伸。然而，被形成为finfet或水平纳米线fet的存储器晶体管也是可能的。

如图1所示，合成阵列200包括合成位置212、214、216、222、224、226的阵列。合成阵列200可以以微阵列的形式被提供。每个合成位置210包括相应的分子合成介质，例如，如位置212、214、216处的212m、214m、216m所指示的。此外，电极212e、214e、216e、222e、224e、226e被布置在每个合成位置处。如在图2中所指示的，对于电极212e、214e、222e、224e，合成阵列200的每个电极都连接到阵列110的相应一个位单元的第一端子。因此，阵列110的位单元与阵列210的合成位置之间可能存在一一对应关系。有利的是，阵列110的每个位单元的占地面积不超过(或优选地小于)阵列210的相应的合成位置的占地面积。

合成阵列200可包括合成隔室210c。合成位置210可被布置在合成隔室内的基板表面(例如玻璃)上。替换地，每个合成位置210可包括被适配成容纳分子合成介质212m、214m、216m的相应的合成隔室212c、214c、216c、222c、224c、226c。这种单独的合成隔室(即“微孔”)可以由在例如玻璃的底部基板中形成的空腔或凹陷形成。

分子合成设备10可进一步包括被适配成将诸如试剂之类的液体输送到(诸)合成隔室的流体通道(例如微流体通道)。设备10可包括试剂隔室，每个试剂隔室包括一种或多种试剂，并且每个试剂隔室经由流体通道中的一个连接到试剂隔室。诸如控制器300之类的设备10的控制器，可以使用本领域已知的技术(例如通过沿流体通道控制阀)来控制将液体从试剂隔室输送到合成阵列210的(诸)合成隔室。

无论是提供公共合成隔室还是提供单独合成隔室，相应的电极212e、214e、216e、222e、224e、226e可以被布置在阵列210的每个合成位置212、214、216、222、224、226处，与(相应的)(诸)合成隔室接触。

每个电极212e、214e、216e、222e、224e、226e可相应地接触相应的合成位置212、214、216、222、224、226的分子合成介质。每个电极可由此影响相关联的合成位置的分子合成介质中的化学环境。电极212e、214e、216e、222e、224e、226e可以由诸如al、au、ag或cu之类的常规电极材料形成。

除了所指示的(第一)电极212e、214e、216e、222e、224e、226e之外，合成阵列210还包括被布置在每个合成位置212、214、216、222、224、226处的第二电极。第二电极可以是对所有合成位置212、214、216、222、224、226公共的，或者可以为每个合成位置212、214、216、222、224、226提供单独的第二电极。(第一)电极212e、214e、216e、222e、224e、226e和(诸)第二电极可被布置在分子合成介质212m、214m、216m或者(诸)合成隔室210c或212c、214c、216c、222c、224c、226c的相对侧上。(第一)电极212e、214e、216e、222e、224e、226e和(诸)第二电极可以被配置为相应的阳极-阴极对。

分子合成设备10原则上可用于任何合成应用，其中可通过控制电极的电压来允许或抑制合成位置处的合成。可在每个合成位置处提供诸如聚合物之类的分子。例如，在阵列210的每个合成位置处相应的分子可被附连到合成隔室的相应的表面。举例来说，分子合成介质可以包括液体溶液，其中通过电解激活电极可触发离子形成，离子进而在合成位置处允许或抑制合成反应。如本领域所知，诸如水之类的电解质中离子浓度的变化可能影响电解质的ph。因此，可通过适当控制电极电压来允许或抑制对ph值敏感的反应。其他示例包括通过控制电极电压生成气泡或将热能供应到合成位置。

一种可能的合成反应是通过点击化学反应的聚合物合成。点击化学反应由sharples及其同事于2001年介绍，并涉及化学合成领域的技术人员已知的一类小分子反应。可使用单体(monomer)官能团(functionalgroup)之间的点击化学反应将同双官能单体链接在一起。因而，官能团被选择使得各单体可使用点击化学反应来被链接在一起。同双官能单体可包括具有相同官能团的核心结构，相同官能团被附连到该核心结构的两个不同位置处。通过点击化学反应将选自具有至少两种不同核心结构的不同的同双官能单体的单体链接在一起可以制备所需的聚合物。核心结构可以例如具有不同的空间大小。举例来说，单体a可以包括苯部分，而单体b可以缺少苯部分，即a可以比b更加地“庞大”。单体a的官能团可以是叠氮化物，而单体b的官能团可以是炔烃。点击化学反应可因此是铜催化的叠氮化物-炔烃环加成(cuaac)，并且电极可被用于在cu(i)和cu(ii)之间(即在活性cu(i)状态到非活性cu(ii)状态之间)局部地转移铜催化剂。更一般地，每个相应的合成位置的电极可被用于活化氧化还原活性催化剂，该催化剂催化相应的合成位置处的同双官能单体之间的点击化学反应。

相应的聚合物可被附连到合成阵列210的每个合成位置212、214、216、222、224、226。聚合物可以例如被附连到合成位置212、214、216、222、224、226的相应的电极212e、214e、216e、222e、224e、226e的表面。由此可通过控制合成位置处的电极的电压在每个合成位置处电诱导点击化学反应。

分子合成设备10可被用于数据存储应用。一组数据符号形式的数字信息可被编码或被存储在合成阵列200中合成的一个或多个分子中。每个数据符号可以是一位或多位符号。可以按照数据符号序列，通过顺序地合成存储分子，将一序列数据符号写入合成位置。对于将被存储的序列中的每个数据符号，可以根据将被编码的符号的值从预定的一组试剂中选择一个或多个试剂供应给(诸)合成隔室。此后，可通过使用nvm100选择性地启用电极在所选合成位置同时允许合成反应，如下文将描述的。为了例示，存储聚合物可(例如通过点击化学)被合成为单体a和b的链，其中单体a为输入数据序列编码“0”而单体b为输入数据序列编码“1”。

在存储器应用中，合成阵列200可被称为分子存储器。合成位置阵列210的各合成位置可被称为分子存储器单元。每个合成位置的分子合成介质可被称为分子存储介质。

现在将参考图4-6描述用于通过编程nor-闪存nvm100来选择性地激活合成阵列200的电极的方法。图4-6是nvm100的阵列110的示意图，其中水平线指示字线，垂直线指示位线，而圆圈指示阵列110的位单元。

在图4所示的第一步骤中，通过执行每个位单元的fowler-nordheim隧穿擦除来擦除整个阵列110。由此，每个位单元的存储器晶体管被设置为低阈值电压，如图中未填充的圆圈所指示的。可以同时或以成块的(block-wise)方式擦除整个阵列110。例如，可以将-10v到-14v的范围内的字线擦除控制电压verase(v擦除)施加到字线，同时可以将大约0v(即，大约接地)的位线擦除控制电压施加到位线。电压可以作为脉冲来被施加，例如具有1-10毫秒的量级上的持续时间。

在第二步骤中，被连接到合成阵列200的不被激活的电极的每个位单元的存储器晶体管被设置为高阈值电压。由此，所选择的位单元的存储器晶体管被设置为高阈值电压，如图5和6中填充的圆圈所指示的。可以每次沿着一条字线顺序地执行将这些位单元编程为高阈值电压。

图5例示了使用fowler-nordheim隧穿对位单元进行编程。可以将10到14v的范围内的字线编程电压vprog(v编程)施加到被连接到将被编程的位单元的字线，同时可以将大约0v的位线编程电压施加到相关联的位线。可以通过将位线禁止控制电压vinhibit(v禁止)施加到相关联的位线来禁止对要保持在低阈值电压状态中的位单元进行编程。vinhibit电压可以是介于vprog和0v之间的电压，例如6v的电压可足以禁止位单元中的fowler-nordheim隧穿。编程和禁止电压可作为脉冲被施加，例如具有10-100微秒的量级上的持续时间。

图6例示了使用通道热电子注入对位单元进行编程。可以将6到10v的范围内的字线编程电压vprog施加到被连接到将被编程的位单元的字线，同时可以将大约3-4v的位线编程电压vche施加到相关联的位线。要保持在低阈值电压状态的位单元可以由零字线和/或位线电压供应。编程和禁止电压可作为脉冲被施加，例如具有10-100微秒的量级上的持续时间。

在使用设备10时，控制器300可以接收指示nvm阵列110的分别要被设置为高和低阈值电压状态的位单元的数据集，该数据集因而指示要被启用的合成阵列200的电极。作为响应，控制器300可以通过擦除阵列110并随后通过fowler-nordheim隧穿或通道热电子注入选择性地对位单元进行编程来对阵列110进行编程，如上文所描述的。

在编程之后，可以通过将介于低和高阈值电压之间的读取控制电压施加到字线以及将电极电压施加到位线来选择性地激活各电极。作为示例，可通过考虑低和高阈值电压来施加、选择1-3v的范围内的读取控制电压。电极电压的大小可取决于将被控制的特定合成反应。作为非限制性示例，电极电压可以在1-5v的范围内。

作为响应，处于低阈值电压状态的位单元将被接通，从而将合成阵列200的电极连接到位线并激活电极。同时，处于高阈值电压状态的位单元将不会被接通，从而保持合成阵列200的电极与位线断开并因此保持电极禁用。只要字线和位线读取控制电压被需要以允许合成反应完成，其就可被保持。此后，可根据由控制器300接收的新数据集再次擦除并编程nvm阵列110。

如本领域技术人员将领会的，以上所提到的电压和脉冲持续时间的大小仅仅表示非限制性示例，并且实际大小将取决于位单元的存储器晶体管的电气属性。而且，虽然结合电荷俘获位单元描述了编程，但是包括铁电fet形式的存储器晶体管的位单元可以通过向字线和位线施加适当的电压以切换铁电fet的极化(如本身是本领域已知的)来以对应的方式被编程。

可选地，nvm100可进一步包括切换电路系统(例如包括一个或多个晶体管)，其被配置为可切换地将阵列110的存储晶体管连接到相应的电极。切换电路系统可由控制器300控制。在阵列110的编程期间，阵列110的位单元的第一源极/漏极端子可通过切换电路系统与它们各自的电极断开。在阵列110的读出期间，阵列110的位单元的第一源极/漏极端子可通过切换电路系统被连接到它们各自的电极。因此，在电极不提供足够高的阻抗以允许通过fowler-nordheim隧穿进行编程的情况下，存储器晶体管的第一端子可在位单元编程期间被连接到高阻抗。

在上文中已主要参考有限数量的示例描述了本发明概念。然而，如本领域技术人员容易领会的，除了上文所公开的各示例以外的其他示例在如所附权利要求限定的发明概念的范围内同样是可能的。