非易失性存储器以及其操作方法与流程

本发明涉及一种非易失性存储器以及其操作方法，且特别涉及一种减低编程存储单元阈值电压范围的非易失性存储器以及其操作方法。

背景技术：

在现有的技术领域中，在非易失性存储器中，基于字线具有的阻抗，会造成一定的电压传输延迟。因此，在进行编程动作的过程中，接近于字线的电压接收端的前端的存储单元，相对于远离字线的电压接收端的前端的存储单元，可相对早接收到足够高的编程电压。如此一来，前端的存储单元的被编程时间，会比后端的存储单元的被编程时间来得长。在这样的状态下，被编程的存储单元的阈值电压的分布，将会被发散并分布在一个较广的范围，造成针对存储单元进行擦除、读取等动作时，操作上的困难，以及使前端存储单元可免于编程干扰(programdisturbance)的困扰。

技术实现要素：

本发明提供一种非易失性存储器及其的操作方法，可有效缩小被编程的存储单元的阈值电压的分布范围。

本发明的非易失性存储器的操作方法包括：选定编程字线，编程字线具有多个分段，其中上述分段分别对应多条位线；提供编程电压至编程字线电压接收端，并使编程电压依序传送至上述分段；在多个启动时间点分别提供多个位线电压至位线，并在设定时间点导通编程字线对应的串选择开关；以及，依据位线分别对应的分段以设定位线电压的电压值，或者依据位线分别对应的分段以设定启动时间点，或者依据编程字线所造成的电压传输延迟以设定启动时间点。

本发明的非易失性存储器包括多条字线、多条位线、多条源极线以及控制器。各字线耦接多个存储单元串。位线分别耦接至存储单元串。源极关关控制线分别耦接至对应的字线上的存储单元串的多个串选择开关。控制器耦接源极线、位线以及字线。控制器用以选定编程字线，编程字线具有多个分段，其中上述分段分别对应多条位线；提供编程电压至编程字线电压接收端，并使编程电压依序传送至上述分段；在多个启动时间点分别提供多个位线电压至位线，并在设定时间点导通编程字线对应的串选择开关；以及，依据位线分别对应的分段以设定位线电压的电压值，或者依据位线分别对应的分段以设定启动时间点，或者依据编程字线所造成的电压传输延迟以设定启动时间点。

基于上述，本发明区分编程字线为多个分段，并在一实施例中，通过调整位线电压的电气特性，来延后较接近电压接收端的分段，执行对应的存储单元的编程动作，以使整条编程字线上的存储单元执行编程动作的时间长度可以均衡。或者，本发明另一实施例依据编程字线所造成的电压传输延迟，来调整存储单元串的串选择开关的导通时间，同样可使编程字线上的存储单元执行编程动作的时间长度可以均衡。借此，本发明实施例的被编程存储单元的阈值电压可以被局限在一定的分布范围中。

为让本发明的上述特征和优点能更明显易懂，下文特列举实施例，并配合所附附图作详细说明如下。

附图说明

图1绘示本发明一实施例的非易失性存储器的操作方法的流程图。

图2a以及图2b分别绘示本发明实施例的不同实施方式的波形图。

图3绘示本发明另一实施例的非易失性存储器的操作方法的动作方式示意图。

图4a以及图4b分别绘示本发明不同实施方式下，所产生的编程存储单元的阈值电压的分布示意图。

图5绘示本发明实施例的编程动作的波形图。

图6a以及图6b绘示本发明实施例的操作方法，对被遮蔽的位线所造成的影响。

图7绘示本发明操作方法的又一实施方式的波形示意图。

图8a以及图8b绘示本发明图7实施方式与现有技术的比较图。

图9绘示本发明一实施例的非易失性存储器的示意图。

【符号说明】

s110～s140：编程的步骤

wlp：编程字线

s1～sn：分段

fe：电压接收端

bl1～bln：位线

vpgm：编程电压

t：时间

v：电压

vbl1～vbln：位线电压

t1、t2、tm：启动时间点

dt1、dt2、dtm、td：延迟时间

g1～gn：群组

411～413、421～423：阈值电压区线

vbla、vblb：位线电压

p1、p2：被编程存储单元

i1：被遮蔽存储单元

cp1、cp2：寄生电容

vwlh、vwle：编程电压

tset：设定时间点

810p、810i、820p、830p、820i、830i：曲线

cd1：差值

ta1、ta2：时间区间

wl1～wlq：字线

900：非易失性存储器

910：控制器

ms1～msn：存储单元串

ssg1：串选择开关控制线

具体实施方式

请参照图1，图1绘示本发明一实施例的非易失性存储器的操作方法的流程图。在图1中，在进行存储单元的编程动作时，步骤s110选定编程字线，其中被选定的编程字线具有多个分段，且上述的分段分别对应多条位线。并且，编程字线具有一电压接收端。在针对编程字线进行编程动作时，编程字线的电压接收端可用以接收一编程电压。在此请注意，编程字线中的多个分段分别与电压接收端具有多个距离。在步骤s120中，则进行提供编程电压至编程字线的电压接收端，并使编程电压依序传送至上述的多个分段。

在此请注意，基于编程字线的各个分段都会提供一定的电压传输延迟，因此，编程电压被传送至上述的多个分段的时间点是不相同的。具体来说明，与电压接收端越接近(距离越短)的分段，接收到编程电压的时间点越早。相对的，与电压接收端距离越长的分段，接收到编程电压的时间点越晚。

在步骤s130中，设定多个启动时间以及一设定时间，并在多个启动时间点分别提供多个位线电压至上述的多条位线，并在上述的设定时间点导通编程字线对应的串选择开关。在步骤s140中，在本发明一实施例中，可依据位线分别对应的分段以设定位线电压的电压值。或者，在本发明另一实施例中，可依据位线分别对应的分段以设定启动时间点。或者，在本发明又一实施例中，依据编程字线所造成的电压传输延迟以设定启动时间点。

关于步骤s140的实施细节，在本发明一实施方式中，可依据位线对应的分段来进行位线电压的设定动作。具体来说明，位线电压的电压值，是依据位线对应的分段与编程字线的电压接收端的距离来设定的。当位线对应的分段与编程字线的电压接收端的距离越近，位线的位线电压的电压值可设定为相对高的电压值。也就是说，位线电压的电压值与分别对应的分段与电压接收端的距离长短呈负相关。

在此请注意，基于与电压接收端距离越近的分段，接收到的编程电压的时间点越早，因此通过使其所接收到的位线的位线电压的电压值越高，可以减缓此分段的存储单元进行编程的时间。而通过依据与电压接收端的距离长短，来对应设定负相关的位线上的位线电压，可以使整条编程位线上的存储单元的被编程时间点相接近，并使被编程存储单元的阈值电压的分布，可以约束在一定的分布范围中。值得一提的，对应最后一个分段的位线，其位线电压的电压值可以为0伏特。

关于步骤s140的另一实施方式，可依据位线对应的分段来进行位线电压的启动时间点的设定动作。具体来说明，位线电压的启动时间点，是依据位线对应的分段与编程字线的电压接收端的距离来设定的。当位线对应的分段与编程字线的电压接收端的距离越近，位线的位线电压的启动时间点可设定为越早。并且，在启动时间点时，对应的位线会被施加一个非零的位线电压。也就是说，位线电压的启动时间点与分别对应的分段与电压接收端的距离的长短呈正相关。

同样的，基于与电压接收端距离越近的分段，接收到的编程电压的时间点越早，因此通过使其所接收到的位线的位线电压的启动时间点越早，可以减缓此分段的存储单元进行编程的时间。而通过依据与电压接收端的距离长短，来对应设定正相关的位线上的位线电压的启动时间点，可以使整条编程位线上的存储单元的被编程时间点相接近，并使被编程存储单元的阈值电压的分布，可以约束在一定的分布范围中。值得一提的，对应最后一个分段的位线，其位线电压的电压值可以永远维持为0伏特。

在此请注意，在本实施方式中，在启动时间点后，各位线上的位线电压可以具有相同的电压值，也可以具有不相同的电压值。其中，在启动时间点后，各位线上的位线电压的电压值也可以依据对应的分段与电压接收端的距离，依据负相关的方式来设定。

关于步骤s140的又一实施方式，可依据整条编程字线所提供的最大的电压传输延迟，来设定一设定时间点。其中，编程字线对应的存储单元串的串选择开关在所述的设定时间点上被导通。其中，当编程字线所提供的电压传输延迟越长，设定时间点被设定为越晚(后)的时间点。具体来说明，通过设定时间点的设定动作，存储单元串的串选择开关可在编程电压有效被传送至编程字线中的最后一个分段时才一并被导通。如此，所有的存储单元可在同一个时间点进行编程动作，并使被编程存储单元的阈值电压的分布，被约束在一定的分布范围中。

在此请注意，在本实施方式中，可通过在启动时间点时，对存储单元串中的串选择开关的控制端施加一偏压电压，可使串选择开关在设定时间点时被导通。

以下请参照图2a以及图2b，图2a以及图2b分别绘示本发明实施例的不同实施方式的波形图。在图2a中，编程字线wlp具有依序排列的多个分段s1～sn，其中电压接收端fe被设置在分段s1上。分段s1～sn并可依据与电压接收端fe的距离以区分为前段分段(分段s1、s2)、中段分段(分段sm)以及后段分段(sn)。分段s1～sn并分别耦接多条位线bl1～bln，其中位线bl1～bln可对应区分为前段位线(分段bl1、bl2)、中断位线(位线blm)以及后段位线(bln)。

在编程动作进行时，编程字线wlp的电压接收端fe接收编程电压vpgm，位线bl1～bln分别对应接收位线电压vbl1～vbln。在位线电压vbl1～vbln的波形中，对应的坐标轴，其中的横轴为时间t，纵轴为电压v。值得注意的，对应越接近电压接收端fe的分段s1～sn的位线bl1～bln，其所接收到的位线电压vbl1～vbln的电压越大。也就是说，在本实施例中，vbl1＞vbl2＞...＞vblm＞...＞vbln。并且，位线电压vbln可以为0伏特。

在图2b中，在编程动作进行时，编程字线wlp的电压接收端fe接收编程电压vpgm，位线bl1～bln分别依据不同的启动时间点对应接收位线电压vbl1～vbln，其中，位线bl1所接收的位线电压vbl1在启动时间点t1被提升为一非零的位线电压；位线bl2所接收的位线电压vbl2在启动时间点t2被提升为一非零的位线电压；以及位线blm所接收的位线电压vblm在启动时间点tm被提升为一非零的位线电压。特别一提的，对应最后分段sn的位线bln所接收的位线电压vbln在编程动作中，恒为0伏特。

在本实施方式中，位线电压vbl1～vblm与起始时间点(坐标轴的原点)分别具有延迟时间dt1、dt2以及dtm，其中dt1＜dt2＜..＜dtm。

附带一提的，位线电压vbl1～vblm在启动时间以后的电压值可以是相同的，或也可以是不相同的。

请参照图3，图3绘示本发明另一实施例的非易失性存储器的操作方法的动作方式示意图。在图3中，编程字线wlp中，多个分段所分别对应的多个位线bl1～bln可以进行分组。位线bl1～bln可以依据与电压接收端fe的距离长短来区分为多个群组。在本实施例中，位线bl1、bl2可区分为群组g1；位线blm-1、blm可区分为群组gm；位线bln-1、bln则可区分为群组gn。在进行编程动作时，电压接收端fe接收编程电压vpgm，而施加于相同群组g1～gm的位线电压的特性(电压值或启动时间点)可以是相同的，并且，施加于不同群组g1～gm的位线电压的特性(电压值或启动时间点)则是不相同的。

以下请参照图4a以及图4b，图4a以及图4b分别绘示本发明不同实施方式下，所产生的编程存储单元的阈值电压的分布示意图。在图4a中，通过递增步阶脉冲编程(incrementalsteppulseprogramming，ispp)动作，并通过调整位线电压的电压值的做法，编程字线中，对应前段分段的被编程存储单元的阈值电压区线411、对应中段分段的被编程存储单元的阈值电压区线412以及对应后段分段的被编程存储单元的阈值电压区线413，都可随着累积的编程电压的上升而上升，并且，阈值电压区线411～413几乎都相互重叠，表示被编程存储单元的阈值电压具有相对小的分布范围。

在图4b中，通过递增步阶脉冲编程动作，并通过调整位线电压的启动时间点的做法，编程字线中，对应前段分段的被编程存储单元的阈值电压区线421、对应中段分段的被编程存储单元的阈值电压区线422以及对应后段分段的被编程存储单元的阈值电压区线423，都可随着累积的编程电压的上升而上升，并且，阈值电压区线421～423几乎都相互重叠，表示被编程存储单元的阈值电压具有相对小的分布范围。

请参照图5，图5绘示本发明实施例的编程动作的波形图。在图5中，当编程动作被进行时，编程字线接收随时间上升的编程电压vpgm。对应于此，在本发明的第一实施方式中，在编程动作中，可通过设定不同的位线以具有不同的位线电压vbla来调整编程字线上的多个被编程存储单元的被编程时间，并使被编程存储单元的被编程时间实质上一致，来达成控制被编程存储单元的阈值电压的分布范围。在本发明第二实施方式中，可通过设定不同的位线的位线电压vblb的启动时间点t1，并通过调整位线电压vblb被拉升至非零的电压值的延迟时间td，以调整编程字线上的多个被编程存储单元的被编程时间，并使被编程存储单元的被编程时间实质上一致，同样可达成控制被编程存储单元的阈值电压的分布范围。

接着请参照图6a以及图6b，图6a以及图6b绘示本发明实施例的操作方法，对被遮蔽的位线所造成的影响。在图6a中，若相邻的三个存储单元分别依序为被编程存储单元p1、被遮蔽存储单元i1以及被编程存储单元p2。为使被遮蔽存储单元i1有效被遮蔽，须使被遮蔽存储单元i1对应的位线的位线电压被拉高。然而，基于编程存储单元p1、p2相邻于被遮蔽存储单元i1的两侧，其间的寄生电容cp1、cp2，会使得遮蔽存储单元i1对应的位线电压的拉高效应不佳。而依据本发明实施例的两种实施方式，可通过提高位线电压vbla(如图6b所示)，或在启动时间点拉高位线电压vblb的电压值(如图6b所示)，可有助于遮蔽存储单元i1的位线的拉高动作，并使遮蔽存储单元i1的遮蔽效果更佳。

以下请参照图7，图7绘示本发明操作方法的又一实施方式的波形示意图。在编程动作中，编程电压被提供至编程字线，并依序传送至编程字线的多个分段。其中，前段的分段接收到编程电压vwlh，后段的分段接收到编程电压vwle。可以发现，编程电压vwle上升至足够高的电压准位以执行编程动作的时间点，晚于编程电压vwlh上升至足够高的电压准位以执行编程动作的时间点。

对应上述的状态，本发明另一实施方式可依据编程电压vwle上升至足够高的电压准位以执行编程动作的时间点，来进行设定时间点tset的设定动作。并在设定时间点tset，透过拉高串选择开关的控制端上的偏压电压，并使串选择开关在设定时间点tset导通。如此一来，所有的被编程存储单元可在设定时间点tset开始执行编程动作，提升其阈值电压的均匀度。

请参照图8a以及图8b，图8a以及图8b绘示本发明图7实施方式与现有技术的比较图。在此，现有技术是指不针对串选择开关的导通时间进行调整，并在编程动作中维持恒导通的方式。在图8a中，曲线810p表示现有技术中，前段分段的存储单元进行编程时的电荷量随时间的变化；曲线820p表示现有技术中，后段分段的存储单元进行编程时的电荷量随时间的变化；曲线810i表示本发明图7的实施方式中，前段分段的存储单元进行编程时的电荷量随时间的变化；曲线820i表示本发明图7的实施方式中，后段分段的存储单元进行编程时的电荷量随时间的变化。由图8a可以清楚发现，通过本发明图7的实施方式，可降低前段分段以及后段分段的被编程存储单元中的电荷量的差值cd1。

在图8b中，曲线830p表示升压通道(boostedchannel)电压的变化；曲线830i表示本发明图7的实施方式中，被编程存储单元的电压的变化。其中，现有技术的编程动作持续在时间区间ta1中执行并完成，而本发明图7的实施方式则在时间区间ta2中完成。

依据上述的说明，本发明实施例的操作方式并不会降低记忆包通道中升压后的电能。因此，写入扰动(programdisturbance)不会因应用本发明实施例的操作方式而受到影响。

请参照图9，图9绘示本发明一实施例的非易失性存储器的示意图。非易失性存储器900包括多条字线wl1～wlq、多条位线bl1～bln、串选择开关控制线ssg1以及控制器910。字线wl1～wlq耦接多个存储单元串ms1～msn。位线bl1～bln分别耦接至存储单元串ms1～msn。串选择开关控制线ssg1耦接至存储单元串ms1～msn的多个串选择开关。控制器910则耦接串选择开关控制线ssg1、位线bl1～bln以及字线wl1～wlq。控制器910可用以执行如图1所示的操作方法的步骤，并借以控制被编程的存储单元的阈值电压的分布范围。

关于控制器910执行操作方法的细节，在前述的实施例以及实施方式已有详细的说明，在此不多赘述。

在本实施例中，控制器910可以为具运算能力的处理器。或者，控制器910可以是通过硬件描述语言(hardwaredescriptionlanguage，hdl)或是其他任意本领域具通常知识者所熟知的数字电路的设计方式来进行设计，并通过现场可编程逻辑门阵列(fieldprogrammablegatearray，fpga)、复杂可编程逻辑装置(complexprogrammablelogicdevice，cpld)或是特殊应用集成电路(application-specificintegratedcircuit，asic)的方式来实现的硬件电路，没有特别的限制。

综上所述，本发明针对编程字线中的多个分段，通过推迟前段分段的存储单元的编程时间，以使全段的编程字线上的存储单元的编程动作可以在相近的时间点进行，以提高被编程存储单元的阈值电压的均匀度。或者，本发明实施例通过控制串选择开关的导通动作，以控制全段的编程字线上的存储单元的编程动作。并依据编程字线的电压传输延迟来设定串选择开关的导通时间点，以使全段的编程字线上的存储单元的编程动作可以在相近的时间点进行，同样可提高被编程存储单元的阈值电压的均匀度。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。