一种改善灵敏放大器读稳定性的回写电路及方法与流程

本发明涉及存储器设计领域，特别涉及一种改善灵敏放大器读稳定性的回写电路及方法。

背景技术：

灵敏放大器广泛应用于存储器的读操作，主要作用于将位线上的小信号放大至数字信号。在存储器读操作阶段，第一级灵敏放大器放大从阵列读出的小信号，当小信号放大至一个可识别的数字信号，主dq(dq，即datai/o是数据的输入输出线或连接接口)读控制电路将这个放大的数字信号传输至第二级灵敏放大器，由第二级灵敏放大器将信号进行二次放大。

如图1所示为传统的存储器读操作数据放大电路原理图：第一级灵敏放大器的工作电压是位线高电平电压vblh(voltageofbitlinehigh)，nmos晶体管n10与晶体管n11连接第一级灵敏放大器与主dq读控制电路；预充电pmos晶体管p10与晶体管p11以及均衡pmos晶体管p12组成主dq的预充电路，pmos晶体管p0与晶体管p1连接主dq与第二级灵敏放大器，主dq读控制电路的电压域为电源电压vdd；第二级灵敏放大器的工作电压为电源电压vdd。

现结合图1传统的存储器读操作数据放大电路原理图与图4中传统的存储器读操作数据放大电路的波形图，来说明传统的读操作数据放大电路的工作原理。

在非工作阶段，第一级灵敏放大器与第二级灵敏放大器均不工作，位线bl/bl_n预充电至位线预充电压，nmos管n10、nmos管n11关断，预充电pmos管p10、pmos管p11和均衡管p12导通，放大线mdq/mdq_n的预充电反信号mdq_pre_n为低，mdq/mdq_n保持在电源电压vdd。pmos管p0、pmos管p1关断，预充电pmos管p4、pmos管p5和均衡管p6导通，ma/ma_n的预充电反信号ma_pre_n为低，ma/ma_n保持在电源电压vdd，第二级灵敏放大器使能sae为低。

读操作数据放大电路工作时分为三个阶段：

首先为第一级灵敏放大器放大阶段；

其次为信号传输阶段；

最后为信号二次放大阶段。

在读操作开始时，存储单元上的电荷通过电荷共享使bl从位线预充电压被下拉或者上拉，在bl/bl_n上产生电压差，直到该电压差达到第一级灵敏放大器的失调电压，第一级灵敏放大器工作，将bl/bl_n上的电压差放大至可识别的数字信号。主dq预充电的反信号mdq_pre_n为高，p10-p12关断，ma/ma_n的预充电反信号ma_pre_n为高，p4-p6关断。

在信号传输阶段，列选择线(columnselectline,列选择线csl)有效，n10-n11导通，读使能反re_n有效，p0-p1导通，bl或bl_n上的低电平将mdq或mdq_n下拉，其反信号mdq_n或mdq保持在vdd不变。被下拉的mdq或mdq_n将ma或ma_n下拉，其反信号ma_n或ma保持在vdd不变，直至在ma和ma_n之间建立一定的电压差，直到该电压差达到第二级灵敏放大器的失调电压。

在第二级灵敏放大器工作阶段，读使能反re_n为高，p0-p1关断；列选择线csl为低，n10-n11关断；第二级灵敏放大器使能sae为高，第二级灵敏放大器开始放大ma和ma_n之间的电压差，当ma或ma_n继续放电，直到放电到地vss，sae为低，数据放大阶段结束。

在以上的读数据放大阶段，第一级灵敏放大器与主dq读控制电路的工作电压不同，其中第一级灵敏放大器中的vblh小于读控制电路的vdd。由于第一级灵敏放大器的驱动弱，且mdq/mdq_n的负载大，使传输时间长，为了使bl/bl_n上的电压快速传至mdq/mdq_n上，列选择线csl的电压高于vblh，这样mdq/mdq_n线上的高电平vdd会导致在bl或bl_n的低电平上耦合出不期望的电压峰。

传统的读操作数据放大电路，通过pmos管p0、pmos管p1连接mdq与第二级灵敏放大器，数据从第一级灵敏放大器经过mdq在第二级灵敏放大器的两端产生电压差的过程中，pmos管p0、pmos管p1管导通，当ma和ma_n之间建立的电压差达到第二级灵敏放大器的失调电压，pmos管p0、pmos管p1管断开，sae有效，第二级灵敏放大器放大ma和ma_n上的电压差，第二级灵敏放大器与第一级灵敏放大器被隔离开。

如图5，传统的存储器读操作数据放大电路放大器丢失数据波形图所示，当电压峰过高时，破坏了bl/bl_n上的电压差，第一级灵敏放大器上的数据会被干扰而丢失，导致对相同地址进行第二次读操作时，读出被干扰的数据。

技术实现要素：

为了解决现有的读操作数据放大过程中数据丢失的问题，本发明提供一种改善灵敏放大器读稳定性的回写电路及方法，将第二级灵敏放大器放大的信号ma/ma_n回写至第一级灵敏放大器中。改善了第一级灵敏放大器的读稳定性，提高了读操作的可靠性。

为实现上述目的，本发明采用以下技术手段：

一种改善灵敏放大器读稳定性的回写电路，包括：

第一级灵敏放大器：用于对数据进行第一次放大，并且将经放大的数据传送到放大线上；

第二级灵敏放大器：用于对第一次放大数据进行第二次放大；

主dq读控制电路：用于连接第一级灵敏放大器与第二级灵敏放大器；并通过控制保持第一级灵敏放大器与第二级灵敏放大器导通或关断；

导通时，用于将第一次放大数据传输至第二级灵敏放大器进行二次放大；并将第二次放大的数据写回放大线上，从而写回第一级灵敏放大器，将第一级灵敏放大器位线bl或bl_n上耦合的电压峰恢复。

作为本发明的进一步改进，所述主dq读控制电路，用于将进一步放大的高电平数据、低电平数据或者中间电平数据写回放大线上。

作为本发明的进一步改进，所述主dq读控制电路通过传输门连接第二级灵敏放大器。

作为本发明的进一步改进，所述主dq读控制电路包括传输管m0、传输管m1、预充电pmos晶体管p10与预充电pmos晶体管p11以及均衡pmos晶体管p12；

预充电pmos晶体管p10与预充电pmos晶体管p11以及均衡pmos晶体管p12的栅极均连接至预充电反信号线mdq_pre_n，预充电pmos晶体管p10的源极和预充电pmos晶体管p11的源极均连接至电源电压vdd，预充电pmos晶体管p11预充电pmos晶体管p10的漏极与均衡pmos晶体管p12的源极连接后与传输管m0的第一端连接，传输管m0的源端与第一级灵敏放大器的放大线mdq连接；预充电pmos晶体管p11的漏极与均衡pmos晶体管p12的漏极连接后与传输管m1的第一端连接，传输管m1的源端与第一级灵敏放大器的放大线mdq_n连接；传输管m0的nmos管栅极和传输管m1的nmos管栅极连接至使能信号线re，传输管m0的pmos管栅极和传输管m1的pmos管栅极均与使能反信号线re_n连接；传输管m0的第二端和传输管m1第二端分别与第二级灵敏放大器的两端连接。

作为本发明的进一步改进，所述主dq读控制电路通过厚栅nmos管连接第二级灵敏放大器。

作为本发明的进一步改进，所述主dq读控制电路包括厚栅nmos管hn0、厚栅nmos管hn1、预充电pmos晶体管p10与预充电pmos晶体管p11以及均衡pmos晶体管p12；

预充电pmos晶体管p10与预充电pmos晶体管p11以及均衡pmos晶体管p12的栅极均连接至预充电反信号线mdq_pre_n，预充电pmos晶体管p10的漏极与均衡pmos晶体管p12的源极连接后与厚栅nmos管hn0的源极连接，厚栅nmos管hn0的源极与第一级灵敏放大器的放大线mdq连接；预充电pmos晶体管p11的漏极与均衡pmos晶体管p12的漏极连接后与厚栅nmos管hn1的源极连接，厚栅nmos管hn1的源极与第一级灵敏放大器的放大线mdq_n连接；厚栅nmos管hn0的栅极和厚栅nmos管hn1的栅极连接并连接至使能信号线re，厚栅nmos管hn0的漏极和厚栅nmos管hn1的漏极分别与第二级灵敏放大器的两端连接。

一种改善灵敏放大器读稳定性的回写电路的回写方法，包括以下步骤：

第一级灵敏放大器对数据进行第一次放大，并且将第一次放大的数据传送到放大线上；

主dq读控制电路将第一次放大的数据传输至第二级灵敏放大器；

第二级灵敏放大器对经放大的数据进行第二次放大；

主dq读控制电路将第二次放大的数据写回放大线上，从而写回第一级灵敏放大器，并将第一级灵敏放大器位线bl或bl_n上耦合的电压峰恢复。

作为本发明的进一步改进，所述主dq读控制电路通过传输门连接第二级灵敏放大器或者所述主dq读控制电路通过厚栅nmos管连接第二级灵敏放大器。

作为本发明的进一步改进，通过传输门连接第二级灵敏放大器与mdq及其反信号mdq_n，传输门通过读使能信号re和读使能信号反re_n同时控制，当第二级灵敏放大器工作时，信号re与re_n均有效，传输门能将第二次放大的数据至mdq及其反信号mdq_n，再通过mdq/mdq_n写回至bl/bl_n。

作为本发明的进一步改进，通过厚栅nmos管连接第二级灵敏放大器与mdq及其反信号mdq_n，该厚栅nmos管的阈值电压高于典型的nmos管，该厚栅nmos管栅极接读使能信号re，当第二级灵敏放大器工作时，读使能信号re保持有效且电压为峰峰值电压vpp，峰峰值电压vpp大于电源电压vdd，根据nmos管的传输原理，栅极电压为vpp的厚栅nmos管能够将第二次放大的数据传输至mdq及其反信号mdq_n，再通过mdq/mdq_n写会至bl/bl_n。

所述第二次放大的数据为第二级灵敏放大器放大出的高电平vdd与低电平vss信号

与现有技术相比，本发明具有以下优点：

本发明与传统的存储器读操作数据放大电路相比，最大的不同是在第二级灵敏放大器实现数据第二次放大的过程中保持第一级灵敏放大器与第二级灵敏放大器之间的数据通路。存储器读操作数据放大电路中第一级灵敏放大器与主dq控制电路的工作电压不同，其中第一级灵敏放大器中的vblh小于读控制电路的vdd。连接第一级灵敏放大器与主dq控制电路的nmos管n10、nmos管n11的栅端控制信号列选择线csl电压高于vblh，这样mdq/mdq_n线上的高电平vdd会导致在bl或bl_n的低电平上耦合出不期望的电压峰，甚至导致数据被干扰而丢失。

传统的读操作数据放大电路，通过pmos管p0、pmos管p1连接mdq与第二级灵敏放大器，数据从第一级灵敏放大器经过mdq在第二级灵敏放大器的两端产生电压差的过程中，pmos管p0、pmos管p1管导通，当ma和ma_n之间建立的电压差达到第二级灵敏放大器的失调电压，pmos管p0、pmos管p1管断开，sae有效，第二级灵敏放大器放大ma和ma_n上的电压差，第二级灵敏放大器与第一级灵敏放大器被隔离开。

本发明，第一种方案中通过传输管m0、传输管m1连接mdq与第二级灵敏放大器，数据从第一级灵敏放大器经过mdq在第二级灵敏放大器的两端产生电压差的过程中，传输管m0、传输管m1管导通，当ma和ma_n之间建立的电压差达到第二级灵敏放大器的失调电压，sae有效，传输管m0、传输管m1管保持导通，当第二级灵敏放大器放大ma和ma_n上的电压差时，通过传输管m0、传输管m1能将高电平与低电平均有效的传输，使放大后的信号回写至第一级灵敏放大器。

第二种方案中通过厚栅nmos管hn0、hn1连接mdq与第二级灵敏放大器。数据从第一级灵敏放大器经过mdq在第二级灵敏放大器的两端产生电压差的过程中，hn0、hn1管导通，当ma和ma_n之间建立的电压差达到第二级灵敏放大器的失调电压，sae有效，hn0、hn1管保持导通，第二级灵敏放大器放大ma和ma_n上的电压差时，通过hn0、hn1管能将高电平与低电平均有效的传输，使放大后的信号回写至第一级灵敏放大器。

因此相比较传统的读操作数据放大电路，本发明中的两种方案均能很好的传输高电平和低电平，实现将数据回写至第一级灵敏放大器，将bl或bl_n上耦合的电压峰恢复，甚至将被干扰而产生的错误数据改写。改善了第一级灵敏放大器的读稳定性，提高了读操作的可靠性。

附图说明

图1为传统的存储器读操作数据放大电路原理图。

图2为一种改善灵敏放大器读稳定性的回写电路原理图。

图3为第二种改善灵敏放大器读稳定性的回写电路原理图。

图4为传统的存储器读操作数据放大电路的波形图。

图5为传统的存储器读操作数据放大电路放大器丢失数据波形图。

图6为本发明加入回写电路的改善灵敏放大器读稳定性的波形图。

具体实施方式

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

为使本发明的目的、技术方案和优点更加清楚，下面结合附图和实施例对本发明的具体实施情况做进一步的说明，所述是对本发明的解释而不是限定。

如图2所示，本发明一种改善灵敏放大器读稳定性的回写电路是通过传输门连接第二级灵敏放大器与mdq及其反信号mdq_n，传输门通过读使能信号re和读使能信号反re_n同时控制，当第二级灵敏放大器工作时，信号re与re_n均有效，传输门能将第二级灵敏放大器放大的高电平与低电平传输至mdq及其反信号mdq_n，再通过mdq/mdq_n写回至bl/bl_n。

如图3所示，第二种改善灵敏放大器读稳定性的回写电路是通过厚栅nmos管连接第二级灵敏放大器与mdq及其反信号mdq_n，该厚栅nmos管栅极接读使能信号re，当第二级灵敏放大器工作时，读使能信号re保持有效且电压为峰峰值电压vpp，所以此厚栅nmos管能够将第二级灵敏放大器放大出的高电平与低电平信号传输至mdq及其反信号mdq_n，再通过mdq/mdq_n写会至bl/bl_n。

本发明与传统的存储器读操作数据放大电路相比，最大的不同是在第二级灵敏放大器实现数据第二次放大的过程中保持第一级灵敏放大器与第二级灵敏放大器之间的数据通路。存储器读操作数据放大电路中第一级灵敏放大器与mdq读控制电路的工作电压不同，其中第一级灵敏放大器中的vblh小于读控制电路的vdd。连接第一级灵敏放大器与主dq控制电路的nmos管n10、nmos管n11的栅端控制信号列选择线csl电压高于vblh，这样mdq/mdq_n线上的高电平vdd会导致在bl或bl_n的低电平上耦合出不期望的电压峰，甚至导致数据被干扰而丢失。

本发明，第一种方案中通过传输管m0、传输管m1连接mdq与第二级灵敏放大器，数据从第一级灵敏放大器经过放大线mdq在第二级灵敏放大器的两端产生电压差的过程中，传输管m0、传输管m1管导通，当ma和ma_n之间建立的电压差达到第二级灵敏放大器的失调电压，sae有效，传输管m0、传输管m1管保持导通，当第二级灵敏放大器放大ma和ma_n上的电压差时，通过传输管m0、传输管m1管能将高电平与低电平均有效的传输，使放大后的信号回写至第一级灵敏放大器。

第二种方案中通过厚栅nmos管hn0、hn1连接mdq与第二级灵敏放大器。数据从第一级灵敏放大器经过mdq在第二级灵敏放大器的两端产生电压差的过程中，hn0、hn1管导通，当ma和ma_n之间建立的电压差达到第二级灵敏放大器的失调电压，sae有效，hn0、hn1管保持导通，第二级灵敏放大器放大ma和ma_n上的电压差时，通过hn0、hn1管能将高电平与低电平均有效的传输，使放大后的信号回写至第一级灵敏放大器。

因此相比较传统的读操作数据放大电路，本发明中的两种方案均能很好的传输高电平和低电平将，实现将数据回写至第一级灵敏放大器，将bl或bl_n上耦合的电压峰恢复，甚至将被干扰而产生的错误数据改写。改善了第一级灵敏放大器的读稳定性，提高了读操作的可靠性。

以下结合附图和具体实施例对发明的方案进行详细说明。

实施例1

请参阅图2所示，图2为本发明一种改善灵敏放大器读稳定性的回写电路，包括第一级灵敏放大器，nmos晶体管n10与nmos晶体管n11连接第一级灵敏放大器与主dq读控制电路；预充电pmos晶体管p10与pmos晶体管p11以及均衡pmos晶体管p12组成主dq的预充电路，传输管m0与传输管m1连接主dq读控制电路与第二级灵敏放大器。

第一级灵敏放大器的电源连接至vblh，nmos管n10与nmos管n11的源极分别连接位线bl与位线反信号bl_n，nmos管n10与nmos管n11的栅极连接列选择线csl信号，nmos管n10与nmos管n11的漏极分别连接至放大线mdq、放大线mdq_n。

主dq读控制电路的预充电pmos晶体管p10与p11以及均衡pmos晶体管p12的栅极连接至放大线mdq_pre_n，p10与p11的源极接vdd，p10的漏极接放大线mdq，p11的漏极接放大线mdq_n，均衡管p12的源极与漏极分别接mdq与mdq_n。传输管m0的第一端与mdq连接，传输管m1的第一端与mdq_n连接，m0的nmos管栅极和m1的nmos管栅极连接至使能信号线re，m0的pmos管栅极和m1的pmos管栅极连接至使能信号反re_n，m0的第二端和m1第二端分别与第二级灵敏放大器的ma/ma_n连接，第二级灵敏放大器的电源连接至vdd，使能信号为sae。需要说明的是这里m0、m1的第一端、第二端即为传输管传输方向的连接端，即为mos管的源端或漏端。

现结合图6加入回写电路的改善灵敏放大器读稳定性的波形图，来说明第一种改善灵敏放大器读稳定性的回写电路的工作原理。

在非工作阶段，第一级灵敏放大器与第二级灵敏放大器均不工作，位线bl/bl_n预充电至位线预充电压，nmos管n10、n11关断，预充电pmos管p10、pmos管p11和均衡管p12导通，放大线mdq/mdq_n预充电，反mdq_pre_n为低，mdq/mdq_n保持在电源电压vdd。传输管m0、传输管m1关断，预充电pmos管p4、pmos管p5和均衡管p6导通，ma/ma_n预充电反信号ma_pre_n为低，ma/ma_n保持在电源电压vdd,第二级灵敏放大器使能sae为低。

在读操作开始时，存储单元上的电荷通过电荷共享使bl从位线预充电压被上拉，在bl与bl_n上产生电压差，直到该电压差达到第一级灵敏放大器的失调电压，第一级灵敏放大器工作，将bl/bl_n上的电压差放大至可识别的数字信号。mdq预充电反信号mdq_pre_n拉高，p10-p12关断，预充电反ma_pre_n为高，p4-p6关断。

在信号传输阶段，列选择线csl有效，n10-n11导通，读使能re为电源电压vdd，反信号re_n为接地电压vss，m0-m1导通，bl上的低电平将mdq下拉，其反信号mdq_n保持在vdd不变，被下拉的mdq将ma下拉，其反信号ma_n保持在vdd不变，直至在ma和ma_n之间建立一定的电压差，直到该电压差达到第二级灵敏放大器的失调电压。

在第二级灵敏放大器工作阶段，读使能re保持vdd，反信号re_n保持vss，m0-m1保持开启状态，第二级灵敏放大器使能sae为高，第二级灵敏放大器开始放大ma和ma_n之间的电压差，在ma持续放电的过程中，通过传输管m0-m1，ma与ma_n上的低电平和高电平均能很好的回写至第一级灵敏放大器；经过一段回写时间，列选择线csl为低，n10-n11关断，读使能re为vss，反信号re_n为vdd，m0-m1关断；sae为低，数据放大阶段结束。mdq_pre_n为拉低，mdq/mdq_n预充电至vdd。ma_pre_n拉低，ma/ma_n预充电至vdd。

实施例2

图3所示为第二种改善灵敏放大器读稳定性的回写电路原理图。包括第一级灵敏放大器，nmos晶体管n10与nmos晶体管n11连接第一级灵敏放大器与主dq读控制电路；预充电pmos晶体管p10与pmos晶体管p11以及均衡pmos晶体管p12组成主dq的预充电路，厚栅nmos晶体管hn0与晶体管hn1连接主dq与第二级灵敏放大器。

第一级灵敏放大器的电源连接至vblh，nmos管n10与nmos管n11的源极连接位线bl与位线反信号bl_n，n10与n11的栅极连接列选择线csl信号，n10与n11的漏极分别连接至放大线mdq/mdq_n。

主dq读控制电路的预充电pmos晶体管p10与p11以及均衡pmos晶体管p12的栅极连接至mdq_pre_n，p10与p11的源极接vdd，p10的漏极接mdq，p11的漏极接mdq_n，均衡管p12的源极与漏极分别接mdq与mdq_n。厚栅nmos管hn0的源极与mdq连接，厚栅nmos管hn1的源极与mdq_n连接，hn0的栅极和hn1的栅极连接至使能信号线re，hn0的漏极与hn0的漏极分别与第二级灵敏放大器的ma/ma_n连接，第二级灵敏放大器的电源连接至vdd，使能信号为sae。

现结合图6加入回写电路的改善灵敏放大器读稳定性的波形图，来说明第二种改善灵敏放大器读稳定性的回写电路的工作原理。

在非工作阶段，第一级灵敏放大器与第二级灵敏放大器均不工作，位线bl/bl_n预充电至位线预充电压，nmos管n10、n11关断，预充电pmos管p10、pmos管p11和均衡管p12导通，放大线mdq/mdq_n预充电反mdq_pre_n为低，mdq/mdq_n保持在电源电压vdd。读使能信号re为低，厚栅nmos管hn0、hn1关断，预充电pmos管p4、pmos管p5和均衡管p6导通，ma/ma_n预充电反ma_pre_n为低，ma/ma_n保持在电源电压vdd,第二级灵敏放大器使能sae为低。

在读操作开始时，存储单元上的电荷通过电荷共享使bl从位线预充电压被上拉，在bl与bl_n上产生电压差，直到该电压差达到第一级灵敏放大器的失调电压，第一级灵敏放大器工作，将bl/bl_n上的电压差放大至可识别的数字信号。mdq预充电反信号mdq_pre_n拉高，p10-p12关断，预充电反ma_pre_n为高，p4-p6关断。

在信号传输阶段，列选择线csl有效，n10-n11导通，读使能re为峰峰值电压vpp，hn0-hn1导通，bl上的低电平将mdq下拉，其反信号mdq_n保持在vdd不变。通过导通的hn0-hn1管，被下拉的mdq将ma下拉，其反信号ma_n保持在vdd不变，直至在ma和ma_n之间建立一定的电压差，直到该电压差达到第二级灵敏放大器的失调电压。

在第二级灵敏放大器工作阶段，读使能re保持vpp，hn0-hn1保持开启状态；第二级灵敏放大器使能sae为高，第二级灵敏放大器开始放大ma和ma_n之间的电压差，在ma持续放电的过程中，通过栅电压为vpp的厚栅nmos管hn0-hn1，ma与ma_n上的低电平和高电平均能很好的回写至第一级灵敏放大器,尤其是对低电平的回写；经过一段回写时间，列选择线csl为低，n10-n11关断，读使能re为vss，hn0-hn1关断；sae为低，数据放大阶段结束。mdq_pre_n为拉低，mdq/mdq_n预充电至vdd。ma_pre_n拉低，ma/ma_n预充电至vdd。

两种方案均能实现对高电平与低电平的传输，实现将数据回写至第一级灵敏放大器，将bl或bl_n上耦合的电压峰恢复，甚至将被干扰而产生的错误数据改写。从而改善了第一级灵敏放大器的读稳定性，提高了读操作的可靠性。

以上所述的具体实施例，对本发明的目的，技术方案和有益效果进行了进一步的详细说明，所应理解的是，以上仅为本发明的具体实施例而已，不能认定本发明的具体实施方式仅限于此，凡在本发明的精神和原则之内，做出若干简单的推演或替换，都应当视为属于本发明由所提交的权利要求书确定专利保护范围。

尽管以上结合附图对本发明的具体实施方案进行了描述，但本发明并不局限于上述的具体实施方案，上述的具体实施方案仅仅是示意性的、指导性的、而不是限制性的。本领域的普通技术人员在本说明书的启示下，在不脱离本发明的权利要求所保护的范围的情况下，还可以做出很多种的形式，这些均属于本发明保护之列。