存储存储器单元及偏移存储器单元的制作方法

本公开大体上涉及半导体存储器及方法，并且更具体来说，涉及用于包含存储存储器单元及偏移存储器单元的设备及方法。

背景技术：

存储器装置通常被提供为计算机或其它电子系统中的内部、半导体、集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可能需要功率来保持其数据，例如主机数据、误差数据等，且包含随机存取存储器(ram)、动态随机存取存储器(dram)、静态随机存取存储器(sram)、同步动态随机存取存储器(sdram)及晶闸管随机存取存储器(tram)等等。非易失性存储器可通过在未被供电时保存所存储数据来提供永久数据，且可包含nand快闪存储器、nor快闪存储器及电阻可变存储器，例如相变随机存取存储器(pcram)、电阻性随机存取存储器(rram)及磁阻随机存取存储器(mram)，例如自旋力矩转移随机存取存储器(sttram)等等。

附图说明

图1是根据本公开的数个实施例的呈包含存储器装置的计算系统形式的设备的框图。

图2是说明根据本公开的数个实施例的感测电路系统的示意图。

图3是说明根据本公开的数个实施例的阈值电压(vt)补偿(vtc)感测放大器的示意图。

图4是说明根据本公开的数个实施例的偏移消除感测放大器(ocsa)的示意图。

图5是说明根据本公开的数个实施例的存储存储器单元阵列及偏移存储器单元阵列的示意图。

图6是说明根据本公开的数个实施例的存储存储器单元及偏移存储器单元的示意图，其中偏移存储器单元永久地耦合到导电线。

图7是根据本公开的数个实施例的方法的流程图。

图8是根据本公开的数个实施例的方法的流程图。

具体实施方式

本公开包含用于利用存储器单元阵列的存储器单元作为存储存储器单元及偏移存储器单元的设备及方法。感测放大器可耦合到两个导电线。导电线中的一者可为被感测数据值的存储器单元的数字线(例如，作用中数字线)。另一导电线可为参考数字线或偏移消除(oc)数字线。在一些先前方法中，参考数字线或oc数字线为存储器单元不耦合到的导电线。举例来说，专用电压供应器可耦合到参考数字线以提供参考电压，或专用电容器可耦合到oc数字线以用于偏移消除。一些存储器阵列架构包含的每一数字线可具有至少一个存储器单元，使得无数字线可耦合到例如用于参考数字线的专用电压供应器或用于oc数字线的专用电容器。

例如单晶体管单电容器(1t1c)dram单元的存储器单元包含至少一个晶体管(例如，存取装置)及至少一个电容器。通常，存储器单元的电容器用于存储数据值，其中由电容器保持的电荷的量(其可读取为电压)对应于数据值。存储器的电容器可用来提供例如oc电容的电容，或提供参考电压，而非用于存储数据值。如本文中所使用，“存储存储器单元”是指用于存储数据值的存储器单元，而“偏移存储器单元”是指用以提供偏移电容及/或参考电压的存储器单元。在每一数字线耦合到至少一个存储器单元的存储器阵列架构中，耦合到数字线中的至少一者的存储器单元可为偏移存储器单元。举例来说，一或多个偏移存储器单元的累积电容可用于oc电容。一或多个偏移存储器单元可电容性地保持参考电压。偏移存储器单元可具有与存储存储器单元相同的结构，使得可能不需要改变存储器单元及/或存储器阵列的制造。

在本公开的以下详细描述中，参考形成本公开的部分的附图，且图中通过图解方式展示可实践本公开的一或多个实施例的方式。足够详细地描述这些实施例以使得所属领域的一般技术人员能够实践本公开的实施例，且应理解，可利用其它实施例，且可在不脱离本公开的范围的情况下进行工艺、电气及结构改变。

还应理解，本文所使用的术语仅出于描述特定实施例的目的，且并不打算为限制性的。如本文中所使用，除非上下文另外明确规定，否则单数形式“一”及“所述”可包含单个及多个指示物。另外，“数个”、“至少一个”及“一或多个”(例如，数个存储器阵列区段)可指此类区段中的一或多者，而“多个”意图指此类事物中的多于一者。此外，贯穿本申请案以许可的意义，即，具有能够的潜力而非以强制性的意义，即必须，使用单词“可”。术语“包含”及其派生词意指“包含但不限于”。视上下文而定，术语“耦合(coupled/coupling)”意指物理上直接或间接连接或存取及移动(传输)命令及/或数据。视上下文而定，术语“数据”及“数据值”在本文中可互换地使用并可具有相同含义。

本文中的图式遵循编号定则，其中第一一或多个数字对应于图式编号，且剩余的数字识别图式中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。举例来说，568可参考在图1中的元件“68”，且类似元件可在图6中表示为668。如应了解，可添加、交换及/或去除本文中的各种实施例中展示的元件，从而提供本公开的数个额外实施例。另外，图中提供的元件的比例及/或相对尺度意图说明本公开的某些实施例，且不应视作限制性意义。

图1是根据本公开的数个实施例的呈包含存储器装置120的计算系统100形式的设备的框图。如本文中所使用，也可将存储器装置120、控制器140、沟道控制器143、存储器阵列130及/或感测电路系统150单独地视为“设备”。

系统100包含耦合(例如，连接)到包含存储器阵列130的存储器装置120的主机110。主机110可为例如个人笔记本电脑、台式计算机、数码相机、智能电话或存储卡读卡器等主机系统，以及各种其它类型的主机。主机110可包含系统母板及/或底板，且可包含数个处理资源(例如，一或多个处理器、微处理器或一些其它类型的控制电路系统)。系统100可包含单独的集成电路，或主机110与存储器装置120两者可在同一集成电路上。举例来说，系统100可为服务器系统及/或高性能计算(hpc)系统及/或其一部分。虽然图1中展示的实例说明具有冯诺依曼(vonneumann)架构的系统，但本公开的实施例可实施与非冯诺依曼架构中，所述非冯诺依曼架构可不包含通常与冯诺依曼架构相关联的一或多个组件(例如cpu、alu等)。

为了清楚起见，已简化系统100以聚焦于与本公开特别相关的特征。存储器阵列130包含存储存储器单元及偏移存储器单元。存储器阵列130可为例如dram阵列(例如，3ddram阵列)、sram阵列、sttram阵列、pcram阵列、tram阵列、rram阵列、nand闪存阵列，及/或nor闪存阵列。存储器阵列130可包括存储存储器单元及偏移存储器单元，其布置成通过字线耦合的行(其在本文中可称为存取线或选择线)，且布置成通过数字线耦合的列(其在本文中可称为数据线或感测线)。存储器阵列130在本文中可称为存储器单元阵列。虽然在图1中展示单个存储器阵列130，但实施例不限于此。举例来说，存储器装置120可包含数个存储器阵列130(例如，数组dram单元)。在一些实施例中，除了布置成通过字线耦合的行及通过数字线耦合的列的存储器单元之外，存储器阵列130还可包含感测电路系统150。

存储器装置120包含地址电路系统142以锁存经由i/o电路系统144经由数据总线156(例如，i/o总线)提供的数据的地址信号。状态及/或异常信息可经由包含带外总线157的高速接口(hsi)从存储器装置120上的控制器140提供到沟道控制器143，其又可从沟道控制器143提供到主机110。地址信号经由地址电路系统142接收且由行解码器146及列解码器152解码以存取存储器阵列130。通过使用感测电路系统150感测数字线上的电压及/或电流变化，可从存储器阵列130读取数据。感测电路系统150可从存储器阵列130读取且锁存数据页(例如，行)。i/o电路系统144可用于经由数据总线156与主机110进行双向数据通信。写入电路系统148可用来将数据写入到存储器阵列130。

控制器140(例如，存储器控制器)对由控制总线154提供的来自主机110的信号进行解码。这些信号可包含用以控制在存储器阵列130上执行的操作(包含数据读取、数据写入及数据擦除操作)的芯片启用信号、写入启用信号及地址锁存信号。控制器140可通过将信号施加到偏移存储器单元的存取装置(例如，晶体管)来将一或多个偏移存储器单元的电容器选择性地耦合(例如，启动)到参考数字线或oc数字线。所述信号可经由偏移存储器单元耦合到的字线来施加到偏移存储器单元的存取装置。

在各种实施例中，控制器140负责执行来自主机110的指令且排序对存储器阵列130的存取。控制器140可为状态机、定序器或某一其它类型的控制器，且包含呈专用集成电路(asic)、现场可编程门阵列等形式的硬件及/或固件(例如，微码指令)。如下文进一步描述，感测电路系统150及/或存储器阵列130可包含一或感测放大器。

图2是说明根据本公开的多个实施例的感测电路系统250的示意图。感测放大器206耦合到一对相应互补数字线205-1及205-2。互补存储器单元可耦合到成对的互补数字线205-1及205-2(例如，作为列)。存储器单元可包括晶体管及电容器。存储器单元可例如1t1cdram单元，其各自包括例如电容器的存储元件及例如晶体管的存取装置。在数个实施例中，存储器单元可为破坏性读取存储器单元，使得读取存储在所述单元中的数据会破坏数据；然而，最初存储在所述单元中的数据可在读取之后刷新。

存储器单元可耦合到不同数字线及/或字线。举例来说，存储器单元的存取晶体管的第一源极/漏极区可耦合到数字线205-1(d)，存储器单元的存取晶体管的第二源极/漏极区可耦合到存储器单元的电容器，且存储器单元的存取晶体管的栅极可耦合到存储器阵列的字线。

数据存储状态可包含感测放大器206存储数据值。如本文中所使用，数据值可称为位，其为“二进制数字”的缩写。在数个实施例中，感测放大器206可处于与第一模式及第二模式相关联的两个状态中的至少一者中。如本文中所使用，感测放大器206的状态可描述到或从感测放大器206的数据传送。感测放大器206的状态还可描述为感测放大器206处于平衡状态还是正存储数据值，例如二进制0或1。举例来说，感测放大器206可经配置以处于初始状态，其中初始状态为平衡状态及数据存储状态中的一者。

如图2中所展示，感测电路系统250可包括对应于耦合到所述一对互补数字线205-1及205-2的存储器单元的相应列的感测放大器206。感测放大器206可包含交叉耦合的锁存器。根据各种实施例，感测放大器206可包括交叉耦合的锁存器。然而，感测放大器206的实施例不限于交叉耦合的锁存器。举例来说，图2中的感测放大器206可为电流模式感测放大器及/或单端感测放大器(例如，感测放大器206耦合到一个数字线)。本公开的实施例也不限于折叠数据线架构。

感测放大器206包括锁存器215，所述锁存器包含耦合到一对互补数字线d205-1及d_205-2的四个晶体管。如图2中所展示，锁存器215可为交叉耦合的锁存器，以使得一对晶体管(例如，n沟道晶体管227-1及227-2)的栅极可与另一对晶体管(例如，p沟道晶体管229-1及229-2)的栅极交叉耦合。n沟道晶体管227-1及227-2可为nmos晶体管，且p沟道晶体管229-1及229-2可为pmos晶体管。

相应数字线205-1及205-2上的电压及/或电流可提供到交叉耦合的锁存器215的相应锁存器输入233-1及233-2。锁存器输入233-1耦合到晶体管227-1及229-1的第一源极/漏极区以及晶体管227-2及229-2的栅极。类似地，锁存器输入233-2耦合到晶体管227-2及229-2的第一源极/漏极区以及晶体管227-1及229-1的栅极。

晶体管227-1及227-2的第二源极/漏极区共同耦合到负控制信号(rnl)228。晶体管229-1及229-2的第二源极/漏极区共同耦合到作用中正控制信号(act)265。act控制信号265可为供应电压，例如vdd，且rnl控制信号228可为参考电压，例如接地。rnl控制信号228及act控制信号265可充当启用交叉耦合的锁存器215的启动信号。

锁存器输入233-1可耦合到一或多个存储存储器单元(例如，耦合到作用中数字线205-1的一或多个存储器单元)。锁存器输入233-2可耦合到一或多个偏移存储器单元(例如，耦合到参考数字线205-2的一或多个存储器单元)。偏移存储器单元可使用存储器阵列的现有供应电压(例如，vdd)预充电到参考电压。

所启用的交叉耦合的锁存器215可操作以放大锁存器输入233-1(第一共同节点)与锁存器输入233-2(第二共同节点)之间的差分电压，使得锁存器输入233-1被驱动到act信号电压265(例如，供应电压vdd)及rnl信号电压228(例如，接地)中的一者，且锁存器输入233-2被驱动到act信号电压265及rnl信号电压228中的另一者。act信号电压265及rnl信号电压228可对应于用于通过确定读取操作的电压差(以及另一可能操作)来将从所述一对互补存储器单元感测到的电压转换到数据值(例如，二进制0或1数据值)的全干线电压。

感测放大器206还可包含经配置以使感测线205-1与感测线205-2平衡的平衡电路系统214。然而，感测放大器206的实施例不限于包含平衡电路系统214。如图2中所展示，平衡电路系统214可包含晶体管224，其第一源极/漏极区耦合到晶体管225-1的第一源极/漏极区及数字线205-1。晶体管224的第二源极/漏极区耦合到晶体管225-2的第一源极/漏极区及数字线205-2。晶体管224的栅极耦合到晶体管225-1及225-2的栅极。

晶体管225-1及225-2的第二源极/漏极区耦合到平衡电压238(例如，vdd/2)。晶体管224、225-1及225-2的栅极耦合到平衡(eq)控制信号226。启动eq控制信号会启用晶体管224、225-1及225-2，其可有效地将数字线205-1短接到数字线205-2。短接数字线205-1与205-2可实质上使数字线205-1及205-2平衡到平衡电压238。可启用感测放大器206以感测及/或存储来自耦合到数字线205-1及205-2的两个互补存储器单元的电压电位。

在一些先前方法中，例如互补对的数字线205-2可耦合到专用电压供应器以提供参考电压。相比之下，根据本公开的至少一个实施例包含使用耦合到数字线205-2的由框272表示的偏移存储器单元来以电容方式保持参考电压。在272处的耦合到数字线205-2的偏移存储器单元可用存储器阵列的供应电压(例如，vdd)来预充电。使用偏移存储器单元来以电容方式保持参考电压消除了对于专用电压供应器的需要。由偏移存储器单元以电容方式保持的参考电压可用来从耦合到数字线205-1的存储存储器单元感测数据值。

图3是说明根据本公开的数个实施例的vtc感测放大器331的示意图。图3a中所展示的晶体管327-1、327-2、329-1及329-2、act控制信号365以及rnl控制信号328可类似于图2中所展示的晶体管227-1、227-2、229-1及229-2、act控制信号265以及rnl控制信号228。

如图3中所示，vtc感测放大器331包含iso开关nmos335-1及335-2及二极管开关nmos337-1及337-2。iso开关nmos335-1耦合到存储器阵列(例如，图1中所说明的存储器阵列130)的第一数字线dlb、晶体管329-1及327-1的源极/漏极区以及晶体管329-2的栅极。iso开关nmos335-2耦合到存储器阵列的第二数字线dla、晶体管329-2及327-2的源极/漏极区以及晶体管329-1的栅极。guta为vtc感测放大器的第一数字线，且gutb为vtc感测放大器331的第二数字线。二极管开关nmos337-1耦合到晶体管327-1的源极/漏极区、晶体管327-1的栅极及数字线dla。二极管开关nmos337-2耦合到晶体管327-2的源极/漏极区、晶体管327-2的栅极及数字线dlb。

vtc感测放大器331经由数字线的电容在存储器阵列的数字线(例如，数字线dlb)上存储vt偏移消除电压。在一些先前方法中，vtc感测放大器331可耦合到无存储器单元耦合到的存储器阵列的数字线。所述数字线(例如，数字线dlb)的电容用以使耦合到被感测数据值的存储器单元的(作用中)数字线(例如，数字线dla)的电容偏移。

相比之下，根据本公开的至少一个实施例包含使用由框372表示的耦合到数字线dlb的偏移存储器单元来提供偏移电容。在由根据本公开的vtc感测放大器执行的感测操作的补偿阶段期间，在472处的耦合到数字线dlb的偏移存储器单元可与vtc感测放大器331的数字线gutb隔离，且耦合到数字线dla的存储存储器单元可与vtc感测放大器331的数字线guta隔离。在补偿阶段期间，在472处的耦合到数字线dlb的偏移存储器单元可耦合到vtc感测放大器331的数字线guta，且耦合到数字线dla的存储存储器单元可耦合到vtc感测放大器331的数字线gutb。

在补偿阶段之前，至少一个实施例可包含在372处的一或多个偏移存储器单元，其可选择性地耦合到存储器阵列的数字线dlb，如下文结合图5所描述。

图4为说明oc感测放大器(ocsa)449的先前方法的示意图。图4中所展示的晶体管424、425-1、425-2、427-1、427-2、429-1及429-2以及act控制信号465可类似于图2中所展示的晶体管224、225-1、225-2、227-1、227-2、229-1及229-2以及act控制信号265。ocsa449耦合到存储器阵列(例如，图1中所说明的存储器阵列130)的第一数字线da(例如，作用中数字线)，其耦合到被感测数据值的存储存储器单元。晶体管445-2的源极/漏极区耦合到数字线db。晶体管447-1的第一源极/漏极区耦合到接地，晶体管447-1的第二源极/漏极区耦合到rnl节点449-1，且晶体管447-1的栅极耦合到nsa启用信号。rnl节点449-2耦合到晶体管427-2的源极/漏极区。晶体管447-2的第一源极/漏极区耦合到rnl节点449-2，晶体管447-2的第二源极/漏极区耦合到接地，且晶体管447-2的栅极耦合到nsa启用信号。

在一些先前方法中，专用oc电容器可耦合到rnl节点449-1及449、晶体管447-1的源极/漏极区及晶体管447-2的源极/漏极区。相比之下，耦合到oc数字线的一或多个偏移存储器单元(由框472表示)耦合到rnl节点449-1及449-2以及晶体管447-1及447-2中的每一者的源极/漏极区。在472处的偏移存储器单元有效地替换专用oc电容器。

在根据本公开的至少一个实施例中，在第一时间处，启用晶体管447-1及447-2以将电压置于472处的偏移存储器单元上，所述电压取决于存在于晶体管427-1及427-2中的每一者中的偏移电压。晶体管447-1及447-2可大致在第一时间启用。在第一时间之后的第二时间，停用晶体管447-1及447-2，但局部rnl节点449-1及449-2经由472处的偏移存储器单元而维持偏移电压。在第二时间之后的第三时间且与从耦合到ocsa449的存储存储器单元感测数据值同时，启用晶体管447-1及447-2。晶体管427-1及427-2中具有最高偏移电压的一者开始最接近于接地的输出，且晶体管427-1及427-2中具有最低偏移电压的另一者开始最远离接地的输出，由此补偿nsa偏移电压。

如下文进一步结合图5及6所描述，在472处的一或多个偏移存储器单元可选择性地耦合到oc数字线，及/或一或多个偏移存储器单元可永久地耦合到oc数字线。

图5是说明根据本公开的数个实施例的存储存储器单元阵列570及偏移存储器单元阵列572的示意图。存储存储器单元阵列570及偏移存储器单元阵列572可各自为例如图1中所说明的阵列130的存储器阵列的子集。偏移存储器单元阵列572可类似于在图2中的272处、图3中的372处及图4的472处所说明的偏移存储器单元。第一多个存储器单元568-1、568-2、568-3、568-4、568-5、568-6、568-7及568-8耦合到第一导电线(例如，作用中数字线)564。存储器单元568-1、568-2、568-3、568-4、568-5、568-6、568-7及568-8为存储存储器单元，且可包括存储存储器单元阵列570。尽管图5展示耦合到第一导电线564的八个存储存储器单元，但存储存储器单元阵列570可包含少于或多于八个存储存储器单元。存储存储器单元568-1、568-2、568-3、568-4、568-5、568-6、568-7及568-8中的每一者可经由相应存取装置576-1、576-2、576-3、576-4、576-5、576-6、576-7及576-8(统称为存取装置576)耦合到第一导电线564。存取装置576可为存储存储器单元568-1、568-2、568-3、568-4、568-5、568-6、568-7及568-8的相应晶体管。存取装置576中的每一者可耦合到相应字线574-1、574-2、574-3、574-4、574-5、574-6、574-7及574-8。

第二多个存储器单元568-9、568-10、568-11及568-12耦合到第二导电线566。所述第二多个存储器单元568-9、568-10、568-11及568-12为偏移存储器单元，且可包括偏移存储器单元阵列572。第二导电线566可取决于耦合到第一导电线564及第二导电线566的感测放大器562的类型而为偏移补偿数字线或参考数字线。感测放大器562可类似于上文所描述的图2到4中说明的感测电路系统中的任一者。尽管图5展示耦合到第二导电线566的四个偏移存储器单元，但偏移存储器单元阵列572可包含少于或多于四个存储器单元。

偏移存储器单元568-9、568-10、568-11及568-12中的每一者可经由相应存取装置576-9、576-10、576-11及576-12耦合到第二导电线566。存取装置576可为偏移存储器单元568-9、568-10、568-11及568-12的相应晶体管。耦合到偏移存储器单元568-9、568-10、568-11及568-12的存取装置576中的每一者耦合到控制线575-1(c0)、575-2(c1)、575-3(c2)及575-4(c3)中的相应一者。控制线575-1、575-2、575-3及575-4可为字线。存储器单元568-9、568-10、568-11及568-12的子集可通过启用及/或停用相应存取装置576的栅极来选择性地耦合到第二导电线566。

根据本公开的至少一个实施例包含将一或多个偏移存储器单元(例如，偏移存储器单元568-9、568-10、568-11及568-12)选择性地耦合到第二导电线566，以确定使第一导电线564的电容偏移所需的偏移存储器单元量。在选择性地耦合偏移存储器单元之后，可将由感测放大器562感测到的数据值与预期数据值进行比较，以确定选择性耦合的偏移存储器单元的累积电容是否使第一导电线564的电容偏移。

在至少一个实施例中，阵列570及阵列572可各自为三维(3-d)存储器单元阵列。存取装置576可为竖直柱存取装置。感测放大器562可在阵列570及/或阵列572下方形成于cmos中。尽管图5中未展示，但第一单元板可耦合到存储存储器单元568-1、568-2、568-3、568-4、568-5、568-6、568-7及568-8，且第二单元板可耦合到第二阵列572的偏移存储器单元568-9、568-10、568-11及568-12。相同单元板可耦合到存储存储器单元568-1、568-2、568-3、568-4、568-5、568-6、568-7及568-8与偏移存储器单元568-9、568-10、568-11及568-12。

在至少一个实施例中，阵列572中的偏移存储器单元的数目可取决于使第一导电线564的电容偏移的累积电容。举例来说，如果存储器单元568中的每一者的电容器的电容大致为四到五毫微微法拉(ff)，且第一导电线564的电容大致为十五到二十五ff，则耦合到第二导电线566的四个到五个偏移存储器单元将使第一导电线564的电容偏移。阵列572的偏移存储器单元可选择性地耦合到第二导电线566以提供各种偏移电容量。偏移存储器单元的累积电容取决于耦合到第二导电线566的偏移存储器单元的数目。控制信号可施加到控制线575-1、575-2、575-3及575-4以选择性地启动对应偏移存储器单元568-9、568-10、568-11及568-12。控制信号可为耦合到存储器阵列(例如，图1中展示的140)的控制器(例如，图1中展示的140)已经经配置以提供的信号(例如，字线驱动器)。即，施加到控制线575-1、575-2、575-3及575-4的控制信号并不为控制器140提供的额外信号。

偏移存储器单元阵列572可用来提供参考电压。在至少一个实施例中，偏移存储器单元阵列572可充当用于电压供应器的“肥”电容器。举例来说，图2中展示的感测放大器215可耦合到参考数字线(例如，205-2)，所述参考数字线耦合到如由框272所表示的偏移存储器单元阵列572。数字线205-2可类似于第二导电线566。偏移存储器单元568-9、568-10、568-11及568-12可用供应电压预充电。取决于感测放大器215所使用的参考电压的量值，经预充电的偏移存储器单元568-9、568-10、568-11及568-12中的一或多者可选择性地耦合到数字线205-2。

图3中展示的vtc感测放大器331的数字线dlb可耦合到如由框372所表示的偏移存储器单元阵列572。数字线dla可类似于第一导电线564，且数字线dlb可类似于第二导电线566。为使第一导电线564(例如，作用中数字线)的电容偏移，偏移存储器单元568-9、568-10、568-11及568-12中的一或多者可选择性地耦合到第二导电线566。偏移存储器单元568-9、568-10、568-11及568-12选择性地耦合到第二导电线566，有效地替换在先前方法中无存储器单元耦合到的存储器阵列的数字线。选择性地耦合到第二导电线566的偏移存储器单元568-9、568-10、568-11及568-12的累积电容可等于第一导电线564的电容。

偏移存储器单元可用来提供偏移电容。举例来说，图4中展示的ocsa449可包含如由框472所表示的偏移存储器单元阵列572。为使第一导电线564(例如，作用中数字线)的电容偏移，偏移存储器单元568-9、568-10、568-11及568-12中的一或多者可选择性地耦合到第二导电线566(例如，oc数字线)。偏移存储器单元568-9、568-10、568-11及568-12选择性地耦合到第二导电线566，有效地替换先前方法中的专用oc电容器。选择性地耦合到第二导电线566的偏移存储器单元568-9、568-10、568-11及568-12的累积电容可等于第一导电线564的电容。

在根据本公开的至少一个实施例中，存储器阵列(例如，图1中展示的存储器阵列130)具有1t1cdram架构。1t1cdram架构可包含如下区段：耦合到邻近于存储器阵列的区段的第一感测组件条的感测放大器的数字线与耦合到邻近于所述区段的第二感测组件条的感测放大器的数字线交错(例如，交替)。举例来说，在选择且打开一行存储器阵列(例如，通过执行激发行命令激发)时，第一感测组件条的感测放大器及第二感测组件条的感测放大器可经启用以感测及/或存储来自耦合到第一感测组件条及第二感测组件条的感测放大器中的每一者的数字线的两个部分的电压电位。

数字线的耦合到与所选行相交的第一感测组件条的感测放大器的部分朝向邻近于第一感测组件条的存储器阵列的一行第二区段延伸(例如，向上)经过存储器阵列的第一部分，其中数字线可以可选择地耦合到特定1t1c存储器单元。耦合到第一感测组件条的感测放大器的数字线中的每一者的互补部分延伸(例如，向下)到第二区段中。互补部分可由第一感测组件条的感测放大器使用以感测在数字线不耦合到第二区段中的存储器单元时在数字线上的参考电压(例如，残余)。数字线的耦合到延伸到第二区段中的第一感测组件条的感测放大器的部分上的参考电压可用作参考来确定对应于第一区段中的所选行的存储器单元上感测到的电压的数据值。

在一些实施例中，利用邻近(例如，相邻)区段用于参考数字线可在整个存储器阵列中继续。然而，此类架构可能在存储器阵列的边缘处存在问题，因为在存储器阵列的边缘上不存在邻近区段。因此，在存储器阵列的边缘处的区段的数字线的一半可能不能以与不在存储器阵列的边缘处的存储器阵列的区段的数字线相同的方式利用。在一些先前方法中，在存储器阵列的边缘处缺乏存储器阵列的邻近区段可能导致与在边缘处的区段相关联的各种存储器元件(如通过自动制造过程形成)的一半不被利用。

相比之下，根据本公开的至少一个实施例包含在存储器阵列的边缘处的感测组件条，其中在边缘处的感测组件条的每一感测放大器(例如，感测放大器562)(下文称为边缘感测放大器)耦合到在存储器阵列的边缘处的存储器阵列的区段的先前不被利用的数字线。如图5所示，存储存储器单元(例如，存储存储器单元阵列570)耦合到耦合到每一相应边缘感测放大器的先前不被利用的数字线中的一者。偏移存储器单元(例如，偏移存储器单元阵列572)耦合到耦合到每一相应边缘感测放大器的先前不被利用的数字线中的另一者。

参考电压(例如，残余)可通过偏移存储器单元以电容方式保持。在存储器阵列的边缘处的感测组件条的感测放大器可经由偏移存储器单元的存取装置感测由所启用(例如，耦合到数字线中的相应一者)的偏移存储器单元以电容方式保持的参考电压，而存储存储器单元经由存储存储器单元的存取装置停用(例如，不耦合到数字线中的相应一者)。偏移存储器单元可经由偏移存储器单元的存取装置停用(例如，不耦合到数字线中的相应一者)，且存储存储器单元可经由存储存储器单元的存取装置启用(例如，耦合到数字线中的相应一者)，以感测可使用所感测参考电压从存储存储器单元感测的数据值。因此，在存储器阵列的边缘处添加感测放大器562使得能够利用在存储器阵列的边缘处的存储器阵列的区段的所有数字线，且利用与边缘处的区段相关联的各种存储器元件的大于一半作为存储存储器单元。

图6为说明根据本公开的数个实施例的存储存储器单元668-1、668-2、668-3、668-4、668-5、668-6、668-7及668-8以及偏移存储器单元668-9、668-10、668-11及668-12的示意图，其中偏移存储器单元永久地耦合到导电线。图6中所展示的存储存储器单元668-1、668-2、668-3、668-4、668-5、668-6、668-7及668-8、偏移存储器单元668-9、668-10、668-11及668-12、第一阵列670、第二阵列672、存取装置676、字线674、第一导电线664、第二导电线666以及感测放大器662可类似于图5中所展示的存储存储器单元568-1、568-2、568-3、568-4、568-5、568-6、568-7及568-8、偏移存储器单元568-9、568-10、568-11及568-12、第一阵列570、第二阵列572、存取装置576、字线574、第一导电线564、第二导电线566以及感测放大器562。偏移存储器单元阵列672可类似于在图2中的272处、图3中的372处及图4处的472处所说明的偏移存储器单元。

如图6中所说明，第二阵列672的偏移存储器单元668-9、668-10、668-11及668-12可直接耦合到第二导电线666。举例来说，耦合到偏移存储器单元668-9、668-10、668-11及668-12的存取装置676可经短接以将偏移存储器单元668-9、668-10、668-11及668-12永久地耦合到第二导电线666。

图7是根据本公开的数个实施例的方法的流程图。在780处，所述方法包含将存储器单元阵列的存储器单元选择性地耦合到耦合到感测放大器的第一导电线。在782处，所述方法包含利用选择性耦合的存储器单元的累积电容消除耦合到感测放大器的第二导电线的电容。

选择性地耦合存储器单元可包含启用与选择性耦合的存储器单元相关联的字线驱动器。所述方法可包含选择性地耦合存储器单元，使得选择性耦合的存储器单元的累积电容大致等于第二导电线的电容。使感测放大器的电压差(例如，图4中所说明的ocsa449的晶体管427-1与427-2之间的电压差)偏移可包含在第一时间启用一对晶体管以将电压置于选择性耦合的偏移存储器单元上，且在第一时间之后的第二时间停用所述一对晶体管以维持所述偏移存储器单元上的电压。可在第二时间之后的第三时间且与感测存储在耦合到感测放大器的存储器单元阵列的存储存储器单元中的数据值同时启用所述一对晶体管。

图8是根据本公开的数个实施例的方法的流程图。在884处，所述方法包含将存储器单元阵列的偏移存储器单元选择性地耦合到耦合到感测放大器的第一导电线。在886处，所述方法包含利用存储器单元阵列的电压供应器对选择性耦合的偏移存储器单元进行预充电。

所述方法可包含选择性地耦合偏移存储器单元，使得在利用电压供应器经预充电时，选择性耦合的存储器单元以电容方式保持累积电压，所述累积电压大致等于感测放大器的参考电压。所述方法可包含利用感测放大器且使用由选择性耦合的存储器单元以电容方式保持的累积电压感测存储在耦合到第二导电线的存储器单元阵列的存储存储器单元中的数据值。

虽然已在本文中示出并描述了具体实施例，但所属领域的一般技术人员将了解，经计算以实现相同结果的布置可取代所示出的具体实施例。本公开意图覆盖本公开的一或多个实施例的修改或变化。应理解，以说明方式而非限制方式进行了以上描述。在查阅以上描述后，以上实施例及本文未具体描述的其它实施例的组合对于所属领域的技术人员来说将显而易见。本公开的一或多个实施例的范围包含其中使用以上结构及过程的其它应用。因此，应参考所附权利要求书连同此类权利要求所赋予的等效物的全范围确定本公开的一或多个实施例的范围。

在前述具体实施方式中，出于简化本公开的目的而将一些特征一起分组在单个实施例中。本公开的此方法不应被理解为反映本公开的所公开实施例必须比在每项权利要求中明确叙述那样使用更多特征的意图。实际上，如所附权利要求书所反映，本发明标的物在于单个所公开实施例的不到全部的特征。因此，以下权利要求特此并入于具体实施方式中，其中每项权利要求就其自身而言作为单独实施例。